- 1、本文档共28页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
PAGE
PAGE 10
PAGE 28
第一章 GW48 SOC/EDA系统使用说明
第一节 GW48教学实验系统原理与使用介绍
一、GW48系统使用注意事项
a:闲置不用GW48 EDA/SOC系统时,关闭电源,拔下电源插头!!!
b:EDA软件安装方法可参见光盘中相应目录中的中文README.TXT;详细使用方法可参阅本书或《EDA技术实用教程》、或《VHDL实用教程》中的相关章节。
c:在实验中,当选中某种模式后,要按一下右侧的复位键,以使系统进入该结构模式工作。
d:换目标芯片时要特别注意,不要插反或插错,也不要带电插拔,确信插对后才能开电源。其它接口都可带电插拔(当适配板上的10芯座处于左上角时,为正确位置)。
e:对工作电源为5V的CPLD(如1032E/1048C、95108或7128S等)下载时。最好将系统的电路“模式”切换到“ b”,以便使工作电压尽可能接近5V。
g: GW48详细使用方法可参见《EDA技术实用教程》配套教学软件*.ppt。
h:主板左侧3个开关默认向下,但靠右的开关必须打向上(DLOAD),才能下载。
i:跳线座“SPS” 默认向下短路(PIO48);右侧开关默认向下(TO MCU)。
j:左下角拨码开关除第4档“DS8使能”向下拨(8数码管显示使能)外,其余皆默认向上拨。
二、GW48系统主板结构与使用方法
附图1-1B、GW48-GK/PK系统目标板插座引脚信号图
附图1-1A为GW48-CK型EDA实验开发系统的主板结构图(GW48-GK/PK型未画出,具体结构说明应该参考实物主板),该系统的实验电路结构是可控的。即可通过控制接口键SW9,使之改变连接方式以适应不同的实验需要。因而,从物理结构上看,实验板的电路结构是固定的,但其内部的信息流在主控器的控制下,电路结构将发生变化。这种“多任务重配置”设计方案的目的有3个:1.适应更多的实验与开发项目;2. 适应更多的PLD公司的器件;3. 适应更多的不同封装的FPGA和CPLD器件。系统板面主要部件及其使用方法说明如下(请参看相应的实验板板面和附图1-1A)。
附表1-1 在线编程坐各引脚与不同PLD公司器件编程下载接口说明
PLD公司
LATTICE
ALTERA/ATMEL
XILINX
VANTIS
编程座
引脚
IspLSI
CPLD
FPGA
CPLD
FPGA
CPLD
TCK (1)
SCLK
TCK
DCLK
TCK
CCLK
TCK
TDO (3)
MODE
TDO
CONF_DONE
TDO
DONE
TMS
TMS (5)
ISPEN
TMS
nCONFIG
TMS
/PROGRAM
ENABLE
nSTA (7)
SDO
nSTATUS
TDO
TDI (9)
SDI
TDI
DATA0
TDI
DIN
TDI
SEL0
GND
VCC*
VCC*
GND
GND
VCC*
SEL1
GND
VCC*
VCC*
VCC*
VCC*
GND
以下是对GW48系统主板功能块的注释,但请注意,有的功能块仅GW48-GK获GW48-PK系统存在:
(1) SW9 :按动该键能使实验板产生12种不同的实验电路结构。这些结构如第二节的13 张实验电路结构图所示。例如选择了“NO.3”图,须按动系统板上的SW9键,直至数码管SWG9显示“3”,于是系统即进入了NO
(2) B2 :这是一块插于主系统板上的目标芯片适配座。对于不同的目标芯片可配不同的适配座。可用的目标芯片包括目前
附图1-1A GW48-CK实验开发系统的板面结构图
世界上最大的六家FPGA/CPLD厂商几乎所有CPLD、FPGA和所有ispPAC等模拟EDA器件 。第三节的表中已列出多种芯片对系统板引脚的对应关系,以利在实验时经常查用。
(3) J3B/J3A:如果仅是作为教学实验之用,系统板上的目标芯片适配座无须拔下,但如果要进行应用系统开发、产品开发、电子设计竞赛等开发实践活动,在系统板上完成初步仿真设计后,就有必要将连有目标芯片的适配座拔下插在自己的应用系统上(如GWDVP板)进行调试测试。为了避免由于需要更新设计程序和编程下载而反复插拔目标芯片适配座,GW48系统设置了一对在线编程下载接口座:J3A和J3B。此接口插座可适用于不同的FPGA/CPLD(注意,1、此接口仅适用于5V工作电源的FPGA和CPLD;2、5V工作电源必须由被下载系
您可能关注的文档
- “创意无限、魅力校园”涂鸦大赛.doc
- “分数的初步认识”说课稿.doc
- “魅力少先队”评选活动方案(草案).doc
- “魅力顺义”数码摄影大赛方案.doc
- “新青年广场”——首届西湖交友节.doc
- 〈国家篇〉 Pliteia r Republi 第一至三篇.ppt
- 《魅力兰花》DM杂志广告合同书.doc
- 《体验英语写作》 一种新型的立体化写作教学训练系统.ppt
- 《网上购物防骗手册》清晰收藏版.doc
- 【养生之道】nbsp赶走脸部黄气,就这样简单.pdf
- 税务师之税法一训练试卷提供答案解析.docx
- 2023年一级建造师之一建公路工程实务通关模拟考试试卷.docx
- 2023年投资项目管理师之投资建设项目实施综合提升测试卷含答案讲解.docx
- 2022-2023年初级经济师之初级建筑与房地产经济训练试卷附带答案.docx
- 2023年公用设备工程师之专业案例(动力专业)通关练习题附有答案详解.docx
- 教师资格之中学生物学科知识与教学能力训练试卷附带答案.docx
- 2023年注册会计师之注册会计师会计模拟题库附答案详解.docx
- 2023年初级管理会计之专业知识综合卷综合提升练习题库附答案详解.docx
- 2023年中级注册安全工程师之安全实务化工安全综合提升练习题包含答案.docx
- 环境影响评价工程师之环评技术方法综合提升检测卷含答案讲解.docx
文档评论(0)