EDA课程设计秒表计时器王斯.docxVIP

目录 TOC \o 1-5 \h \z 弓I言 1 \o Current Document 1.1课程设计的目的 2 \o Current Document 1.2课程设计的内容 2 \o Current Document EDA、VHDL 简介 2 \o Current Document EDA 技术 2 2.2硬件描述语言——VHDL 3 \o Current Document VHDL 的简介 3 \o Current Document 222 VHDL语言的特点 3 \o Current Document 2.2.3 VHDL的设计流程 4 \o Current Document 3设计过程 5 \o Current Document 3.1设计规划 5 \o Current Document 3.2顶层模块设计 6 \o Current Document 3.3底层模块设计 6 \o Current Document 4系统仿真 13 \o Current Document 5结束语 16 \o Current Document 6参考文献 17 1引言 在科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计 算机应用的发展。它在人们日常生活已逐渐崭露头角。大多数电子产品多是山计 算机电路组成， 如：手机、mp3等。而且将来的不久他们的身影将会更频繁的出现在我们身边。 各种家用电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。 本文就是基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表。 秒表在很多领域充当一个重要的角色。在各种比赛中对秒表的精确度要求很高， 尤其是一些科学实验。他们对时间精确度达到了儿纳秒级别。 1.1课程设计的目的 本次设讣的U的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA 技术，对计算机系统中时钟控制系统进一步了解，掌握状态机工作原理，同时了 解讣算机时钟脉冲是怎么产生和工作的。在掌握所学的讣算机组成与结构课程理 论知识时。通过对数字秒表的设计，进行理论与实际的结合，提高与计算机有关 设讣能力，提高分析、解决计算机技术实际问题的能力。通过课程设计深入理解 计算机结构与控制实现的技术，达到课程设计的LI标。 1.2课程设计的内容 利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。该数字秒 表能对 0秒?59分59. 99秒范围进行计时，显示最长时间是59分59秒。计时精度达到 lOmso设计?了复位开关和启停开关。复位开关可以在任何情况下使用，使用以后 计时器清零，并做好下一次计时的准备。 2 EDA、VHDL 简介 2.1 EDA技术 EDA是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能 化技术的最新成果而开发出的电子CAD通用软件包，它根据硬件描述语言HDL 完成的设计文件，自动完成逻辑编译、化简、分割、综合、优化、布局布线及仿 真，直至完成对于特定口标芯片的适配编译、逻辑映射和编程下载等工作。UHO EDA主要辅助进行三个方面的设讣工作：IC设计、电子电路设计和PCB设计。没 有EDA技术的支持，想要完成超大规模集成电路的设讣制造是不可想象的；反过 来，生产制造技术的不断进步乂必将对EDA技术提出新的要求。 2?2硬件描述语言一VHDL 2. 2. 1 VHDL的简介 VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初 是山美国国防部开发出来供美军用来提高设汁的可羸性和缩减开发周期的一种 使用范围较小的设计语言。但是，曲于它在一定程度上满足了当时的设计需求, 于是他在1987年成为A I/IEEE的标准（IEEE STD 1076-1987）o 1993年更进一 步修订，变得更加完备,成为A I/IEEE的A I/IEEE STD 1076-1993标准。目前, 大多数的CAD厂商出品的EDA软件都兼容了这种标准。自IEEE公布了 VHDL的标 准版本，IEEE-1076 （简称87版）之后，各EDA公司相继推出了自己的VHDL设计 环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到 了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，IEEE对 VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布 了新版本的VHDL,即IEEE标准的1076-1993版本，（简称93版）。现在，VHDL 和Ver订og作为IEEE的工业标准硬件描述语言，乂得到众多EDA公司的支持， 在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪 中，VHDL于Verilog语言将承担起大部