2014-2015-1数字电路与逻辑设计-A卷解析.docVIP

试卷编号 命题人： 王玉青 审核人： 试卷分类（ A 卷或 B 卷） 五邑大学 试 卷 学期： 2013 至 2014 学年度 第 1 学期 课程： 数字电路与逻辑设计 课程代号： 0700280 使用班级： 信息工程学院 2011 级 姓名： 学号： 题号 一 二 三 四 五 六 七 八 九 总分 得分 一、填空题（ 15 分，每空 1 分） 得分 1. 时序逻辑电路按照其触发器是否由统一的时钟控制分为 时序逻辑电路和 时序 逻辑电路。 2. 当数据选择器的数据输入端的个数为 8 时，其地址代码应有 位。 3. 两个 1 位二进制数字 A 和 B 相比较，可以用 作为 AB 的输出信号 Y(AB)。 4. 寻址容量为 256k ×4 的 RAM 需要 根地址线。 5. 欲设计一个 47 进制的计数器至少需要 片 74LS160 。 6. JK 触发器的特性方程为 。 7. 当 TTL 与非门的输入端悬空时相当于输入接入 电平。 8. 模数转换器（ ADC ）两个最重要的指标是转换精度和 。 9. A/D 转换通常经过 、 、 、 四个步骤。 10. TTL 门电路中，输出端能并联使用的有 和 。 二、选择题（ 11 分，每空 1 分） 得分 1. 下列各式中哪个是三变量 A、B、 C 的最小项？ 。 A. AB B. A B C C. ABC D.BC