eda第四章vhdl设计初步.pptVIP

可编程逻辑器件特点;可编程逻辑器件特点;;【例4-1】 ENTITY mux21a IS PORT( a, b : IN BIT ; s :: IN BIT; y :::: OUT BIT ) ; END ENTITY mux21a ; ARCHITECTURE one OF mux21a IS BEGIN y = a WHEN s = 0 ELSE b ; END ARCHITECTURE one ;;4.1.1 2选1多路选择器的VHDL描述;4.1.1 2选1多路选择器的VHDL描述;4.1.2 VHDL相关语句说明;4.1.2 VHDL相关语句说明;5. 数据类型;4.1.2 VHDL相关语句说明;4.1.2 VHDL相关语句说明;4.1.3 VHDL设计的基本概念和语句小节;4.2 寄存器描述及其VHDL语言现象;比较用5种不同语句的D触发器VHDL程序;D触发器VHDL程序1 例4-10;D触发器VHDL程序2 例4-11;D触发器VHDL程序3;D触发器VHDL程序4（电平型触发）;EDA第四章VHDL设计初步;4选1逻辑功能真值表;四路选择器;4.3 1位二进制全加器的VHDL描述;半加器描述、或门描述; 【例4-17】 LIBRAR