大学课程数字电路实验实验3.pptVIP

一、实验目的 1．掌握CMOS 和TTL 集成门的逻辑功能和主要参数的测试方法 2．掌握CMOS 和TTL 器件的使用规则 1．数字逻辑门的逻辑电平 数字逻辑门的输出高低电平不是一个值，而是一个范围。 数字逻辑门输入高低电平与输出高低电平的电压范围不同，即它的输入信号允许一定的容差，称为噪声容限。 当负载电路所需驱动电流增大时，输出特性就不像理论值那样理想了，逻辑门的输出电压值与规定值之间有较明显的差异。 当负载电路所需驱动电流过大时，逻辑门的输出电压值就会落在逻辑电平未定义区域，造成电路工作不正常。 VTH=VDD/2 5V电源下 CMOS非门电压传输特性 VOUT VIN 5.0 1.5 3.5 5.0 VTH 影响 TTL门电路工作速度的主要因素是电路内部管子的开关特性、电路结构及内部的各电阻阻数值。电阻数值越大，工作速度越低。管子的开关时间越长，门的工作速度越低。 影响CMOS电路工作速度的主要因素在于电路的外部，即负载电容CL。CL是主要影响器件工作速度的原因，由CL所决定的影响CMOS门的传输延时约为几十纳秒。 门电路的工作速度 采用逐点测试法，即调节RW，使Vi从0V向高电平变化，用示波器逐点测得Vi及VO，记入表3.3.2 中，然后在实验报告中绘成曲线。 1．反相器电压传输特性的测试 【测试提示】： 用数字示波器测试直流信号电压值时，应选择参数平均值（Vavg），而不是峰峰值（Vpp）或幅值（Vamp），否则测到的只是直流的纹波。 示波器垂直因数不宜过大或过小。垂直因数过大可能影响测试精度，垂直因数过小当电压值变化时波形容易超出屏幕显示范围，不便观察。一般设置为（1V—2V）/div较为适宜。 1）输出为高电平时 按图3.3.5连接电路，输入低电平，调节电位器RW从大到小得到五个不同的电阻值R1、R2、 R3、R4、R5(阻值不需记录) ，对应不同阻值测输出数据填入表3.3.3并对数据进行分析。 按图3.3.7连接电路，输入加入1KHz TTL信号，测试输出波形的上升时间（trise）。在输出和地之间加入0.01μF电容，测试此时输出波形的上升时间（trise）。比较两次测量结果有何不同并加以分析。 0.01μF 本实验自学并自行完成； 利用每次上课剩余时间或者在开放实验室（科A410）完成； 开放实验室开放时间：第6周~第17周，每周一~周五上午9：00~12：00，下午14：00~17：00； 实验报告（P.209~214）在第15周上课时统一交到老师处。