原创力文档- 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
- 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
技术实验指导稿广州大学物理与电子工程学院电子系编目录实验选多路选择器的设计实验设计含异步清零和同步时钟使能的加法计数器实验位全加器原理图输入设计实验段数码显示译码器设计实验数控分频器的设计实验位十进制频率计原理图输入设计法实验的采样控制电路的实现实验正弦信号发生器设计实验用流水线技术设计高速数字相关器实验循环冗余模块设计实验数字钟实验用直接数字合成器实现正弦波形发生器设计实验选多路选择器的设计一实验目的熟悉的文本设计流程全过程学习简单组合电路的设计仿真和硬件测试二实验步骤按照发给大家的文件基本设
EDA技术
实验指导（2013稿）
5
5
广州大学物理与电子工程学院电子系编
目录
实验1、2选1多路选择器的VerilogHDL设计
实验 2、设计含异步清零和同步时钟使能的加法计数器
实验 3、
1 位全加器原理图输入设计
实验 4、
7 段数码显示译码器设计
实验 5、
数控分频器的VerilogHDL设计
实验 6、
2 位十进制频率计原理图输入设计法
实验
7、
ADC0809的采样控制电路的实现
实验
8、正弦信号发生器设计
11
实验
9、用流水线技术设计高速数字相关器
12
实验
10、循环冗余（CRC模块设计
14
实验
11、 数字钟
15
实验
12、用直接数字合成器（
文档评论（0）