时序逻辑电路二.ppt

时序逻辑电路设计;分析设计要求;例: 设计一个二进制序列检测电路，检测 输入序列中是否连续出现四个1。;A:000 B:100 C:010 D:110 E:001 F:101 G:011 H:111; N(t) Z X=0 X=1 X=0 X=1 A A B 0 0 B C D 0 0 C E F 0 0 D G H 0 0 E A B 0 0 F C D 0 0 G E F 0 0 H G H 0 1;（4）状态简化 各原始状态之间存在一定的内在联系，其表 面虽不一样，而实质却可能是一样的或等价的。 将相同或等价的状态进行合并的过程叫～。;次态等价有三种情况;状态等价的性质：具有等价关系的传递性。即：如果q1和q2等价， q2和q3等价，则q1和q3也等价。 最大等价类： 等价类：彼此等价的状态集合（set）。 最大等价类：不被任何别的等价类所包含的等价类。 等价类的理解：一个、两个、多个都可能是一个等价类。 最大等价类的理解：不指数量多少，而指独立性，一个也可能叫最 大等价类。;AC BD;最后得到全部等价状态对： （AC），（AE），（AG），（BF），（CE），（CG），（EG）;第四步：合并各等价类，列出简化状态表。;（5）状态分配（状态编码）;* 基于在卡诺图中“相邻项可以合并”的原则，通常在工程 上采用一种比较直观、简单的状态分配法——相邻法。;综合考虑、统筹兼顾后取：a—00 b—01 d—11 h—10;（6）选择触发器，求激励方程和输出方程，作相应卡诺图：;（7）画逻辑图：P214图6-3-6;???规模典型时序电路设计; （2）原始状态表： ;Q2n+1=Q1n;000; （5）选择触发器，求激励函数,求输出函数：;Q3n+1=Q2n= Q2n Q3n＋ Q2n Q3n = J3 Q3n＋K3 Q3n;例2.设计一个可变模值的同步计数器，当控制信号 M＝0时，实现模7计数，当M＝1时，实现模5计数。; 3） 选触发器 求激励方程 求状态方程 求输出方程;自启动性：;选择J、K触发器：;选择J、K触发器：;如果选择D触发器，则电路相对更为简单！;例3：设计8421BCD二 —— 十进制异步计数器。;第一级：每一次状态 都变，而且要接受外 来计数脉冲， ∴选CP1＝CP?;;（3）选择触发器，求激励/状态/输出函数。;;时序逻辑电路二;时序逻辑电路二;二、采用中规模集成器件的设计