2开发自定义axi总线外设ip核以led和开关为例.pdfVIP

想要发挥 ZYNQ 芯片的特长，让整个系统协同工作起来，就需要 将 PS 与 PL 两部分结合在一起，在 Cortex-A9 核和 FPGA 逻辑资源之 间建立通信的通道，这条通道就是A 线。ZedBoard 推出的官方 例子中已经 了 将 Xilinx 做好的A 线 IP（如AXI_Timer、 AXI_GPIO 等）添加到工程中，而下面就让我们一起来自己编写一个 简单的 A 线设备—— 板上的 8 个 S