6.4循环灯电路的设计.pptxVIP

电子技术主 编：徐超明 李珍实训任务6.4 任意进制计数器设计6.4 任意进制计数器设计6.4.1 数码寄存器实训6-10：数码寄存器74LS373逻辑功能测试6.4.2 移位寄存器实训6-11：移位寄存器74LS194的逻辑功能测试6.4.3 寄存器应用实例实训6-12：循环灯电路的设计实训任务6.4 任意进制计数器设计具有存放数码功能的逻辑电路称为寄存器。寄存器由具有记忆功能的触发器和门电路组合而成。一个触发器存放1位二进制代码，存放n位二进制代码需要n个触发器。寄存器分为数码寄存器和移位寄存器两种。数码寄存器只能用于存放二进制代码；移位寄存器不仅能够存放代码还可以进行数据的串、并变换。6.4.1 数码寄存器1．由D触发器构成的数码寄存器数码寄存器的逻辑功能是：接收数码、保存数码、输出数码。为异步清零端，＝0，可立即使所有触发器都复位到0状态。＝1且CP的上升沿到来时，Q3Q2Q1Q0=D3D2D1D0，加在并行数据输入端的数据Q3～Q0立刻送入，并保存在触发器的输出端，一直到新的数据送入为止。 数据在同一个CP的控制下存入寄存器，输出也是同时建立的，所以称为并行输入，并行输出。6.4.1 数码寄存器常用的集成触发器有：四D型触发器74LS175、六D型触发器74LS174、八D型触发器74LS374等。 4D、3D、2D、1D为数码输入端；4Q、3Q、2Q、1Q和4个端为数码输出端，数据可以从Q端输出，也可以从 （反相）输出；为异步清零端，低电平有效。 CP的上升沿存入数据，输出端的状态与D端的状态一致。6.4.1 数码寄存器2．由锁存器构成的数码寄存器锁存器的特点：在不锁存数据时，输出端的信号随输入信号变化；一旦锁存器起锁存作用时，数据被锁住，输出端的信号不再随输入信号而变化。74LS373就是最常用的八D型锁存器。74LS373的知识在项目5中有所介绍，这里只对其逻辑功能进行测试。复习 8路锁存器74LS373简介74LS373是8路数据锁存器，它能够记忆、锁存数据。8路数据锁存器74LS373功能表=1时，8个输出端均为高阻态（功能表中的Z表示高阻态）。为三态控制端（低电平有效），当 =0时，若使能端EN=1，则锁存器处于接收数据状态，输出端Q0～Q7随着输入端数据D0～D7的变化而变化；若使能端EN=0.，锁存器处于锁存数据状态，输出端的数据锁存不变。 实训6-10：数码寄存器74LS373逻辑功能测试（1）将控制端 接低电平、EN接高电平，D0～D7端分别接高电平和低电平，观察Q0～Q7的电平状态，记录在表中，并说明其逻辑功能。（2）将控制端 接低电平、EN也接低电平，D0～D7端按表顺序输入信号，观察Q0～Q7的电平状态，记录在表中，并说明其逻辑功能。（3）将控制端 接高电平、EN接高电平或低电平，D0～D7端接高电平或低电平，观察Q0～Q7的电平状态，记录表中，并说明其逻辑功能。实训6-10：数码寄存器74LS373逻辑功能测试（4）归纳74LS373数码寄存器的逻辑功能。6.4.2 移位寄存器 移位寄存器除了具有存放数码的功能以外，还具有移位的功能，即寄存器里的数码可以在移位脉冲（CP）的作用下依次移动。 移位寄存器分为单向移位寄存器和双向移位寄存器两种。 输入、输出方式也可以有串行输入、并行输入，串行输出、并行输出。 因此移位寄存器的逻辑功能为：存放数码，二进制数的串/并、并/串变换等。6.4.2 移位寄存器1．单向移位寄存器单向移位寄存器可以分为左向移位寄存器、右向移位寄存器两种。由4位维持阻塞D触发器组成的左移逻辑图 Q3为最高位，Q0为最低位。低位触发器的输出端接到相邻高位的输入端，被移动的数据从最低位触发器的D端送入（要把d3d2d1d0存放在Q3Q2Q1Q0端，需要从d3开始输入）依次前移，这种依次输入的方式称为串行输入。6.4.2 移位寄存器1．单向移位寄存器以输入数据d3d2d1d0＝1011为例，说明数据移入寄存器的过程。送CP脉冲之前，在 加“0”，使Q3Q2Q1Q0＝0000。第一个CP脉冲的上升沿到来之前，D0＝1，D1＝D2＝D3＝0，第一个CP脉冲的上升沿到来后Q3Q2Q1Q0＝0001；6.4.2 移位寄存器1．单向移位寄存器以输入数据d3d2d1d0＝1011为例，说明数据移入寄存器的过程。送CP脉冲之前，在 加“0”，使Q3Q2Q1Q0＝0000。第一个CP脉冲的上升沿到来之前，D0＝1，D1＝D2＝D3＝0，第一个CP脉冲的上升沿到来后Q3Q2Q1Q0＝0001；第二个CP脉冲的上升沿到来之前：D0＝0，D1＝1，D2＝D3＝0，第二个CP脉冲的上升沿到来后Q3Q2Q1Q0＝0010；第三个CP脉冲的上升沿到来后Q3Q2Q1Q0＝01