时序逻辑电路习题集答案.pdf

第六章 时序逻辑电路 6.1 基本要求 1. 正确理解组合逻辑电路、时序逻辑电路、寄存器、计数器、同步和异步、计数和分 频等概念。 2. 掌握时序逻辑电路的分析方法，包括同步时序逻辑电路和异步时序逻辑电路。 3. 熟悉寄存器的工作原理、逻辑功能和使用。 4. 掌握二进制、十进制计数器的构成原理。能熟练应用集成计数器构成任意进制计数 器。 5. 掌握同步时序逻辑电路的设计方法。 6.2 自测题 一、填空题 1．数字电路按照是否有记忆功能通常可分为两类： 、 。 2．由四位移位寄存器构成的顺序脉冲发生器可产生 个顺序脉冲。 3．时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。 4. 用 D 触发器来构成 12 进制计数器，需要 个 D 触发器。 二、选择题 1．同步计数器和异步计数器比较，同步计数器的显著优点是 。 A. 工作速度高 B.触发器利用率高 C. 电路简单 D.不受时钟 CP 控制。 2 ．把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。 A.4 B.5 C.9 D.20 3. N 个触发器可以构成最大计数长度（进制数）为 的计数器。 2 N A.N B.2N C.N D.2 4. N 个触发器可以构成能寄存 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 5 ．五个 D 触发器构成环形计数器，其计数长度为 。 A.5 B.10 C.25 D.32 6 ．同步时序电路和异步时序电路比较，其差异在于后者 。 A. 没有触发器 B. 没有统一的时钟脉冲控制 C.没有稳定状态 D. 输出只与内部状态有关 7 ．一位 8421BCD 码计数器至少需要 个触发器。 A.3 B.4 C.5 D.10 8.欲设计 0， 1，2，3 ，4 ，5，6，7 这几个数的计数器，如果设计合理，采用同步二进制 计数器，最少应使用 级触发器。 A.2 B.3 C.4 D.8 9 ．8 位移位寄存器，串行输入时经 个脉冲后， 8 位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 10．用二进制异步计数器从 0 做加法，计到十进制数 178，则最少需要 个触发器。 A.2 B.6 C.7 D.8 E.10 11．某电视机水平 -垂直扫描发生器需要一个分频器将 31500HZ 的脉冲转换为 60HZ 的脉冲， 欲构成此分频器至少需要 个触发器。 A.10 B.60 C.525 D.31500 12．某移位寄存器的时钟脉冲频率为 100KH Z ，欲将存放在该寄存器中的数左移 8 位，完 成该操作需要 时间。 A.10 μS B.80 μS C.100 μS D.800ms 13．要产生 10 个顺序脉冲，若用四位双向移位寄存器 CT74LS194 来实现，需要 片。 A.3 B.4 C.5 D.10 14．若要设计一个脉冲序列为 1101001110 的序列脉冲发生器，应选用 个