深亚微米IC设计信号的完整性（二） .docxVIP

工程建筑学相关资料ENGINEERING ARCHITECTURE RELATED INFORMATION 工程建筑学相关资料 ENGINEERING ARCHITECTURE RELATED INFORMATION PAGE PAGE 1 深亚微米IC设计信号的完整性（二）  　　在台阶处，由于布线形成过程中台阶覆盖性不好，厚度降低，J增加，易产生断条。　　(2) 热效应 由式(4-11)知，金属膜的温度及温度梯度(两端的冷端效应)对电迁移寿命的影响极大，当J>10^6A/cm^2时，焦耳热不可忽略，膜温与环境温度不能视为相同。特别当金属条的电阻率较大时影响更明显。条中载流子不仅受晶格散射，还受晶界和表面散射，其实际电阻率高于该材料体电阻率，使膜温随电流密度J增长更快。　　(3) 晶粒大小 实际的铝布线为一多晶结构，铝离子可通过晶间、晶界及表面三种方式扩散，在多晶膜中晶界多，晶界的缺陷也多，激活能小，所以主要通过晶界扩散而发生电迁移。在一些晶粒的交界处，由于金属离子的散度不为零，会出现净质量的堆积和亏损。进来的金属离子多于出去的，所以成为小丘堆积，反之则成为空洞。　　同样，在小晶粒和大晶粒交界处也会出现这种情况，晶粒由小变大处形成小丘，反之则出现空洞，特别在整个晶粒占据整个条宽时，更容易出现断条，所以膜中晶粒尺寸宜均匀。　　(4) 介质膜 互连线上覆盖介质膜(钝化层)后，不仅可以防止铝条的意外划伤，防止腐蚀及离子玷污，也可提高其抗电迁移及电浪涌的能力。介质膜能提高电迁移的能力，是因表面覆有介质时降低金属离子从体内向表面运动的概率，抑制了表面扩散，也降低了晶体内部肖特基空位浓度。另外，表面的介质膜可作为热沉淀使金属条自身产生的焦耳热能从布线的双面导出，降低金属条的温升及温度梯度。　　(5) 合金效应 铝中掺入Cu、Si等少量杂质时，硅在铝中溶解度低，大部分硅原子在晶粒边界处沉积，且硅原子半径比铝大，降低了铝离子沿晶界的扩散作用，能提高铝的抗电迁移能力。但布线进入深亚微米量级，线条很细，杂质在晶界处集积使电阻率提高，产生电流拥挤效应，这是一个新问题。　　(6) 脉冲电流 电迁移讨论中多针对电流是稳定直流的情况，实际电路中的电流可为交流或脉冲工作，此时tMTF的预计可根据电流密度的平均值J及电流密度绝对值「J」来计算。　　4.3 电迁移的失效模式 　　电迁移有三种失效模式如下：　　(1) 短路 互连布线因电迁移而产生小丘堆积，引起相邻两条互连线短路，这在微波器件或VLSI中尤为多见。铝在发射极末端堆积，可引起eb结短路。多层布线的上下层铝条间也会因电迁移发生短路等。　　(2) 断路 在金属化层跨越台阶处或有伤痕处，应力集中，电流密度大，可因电迁移而发生断开。铝条也可因受到水汽作用产生电化学腐蚀而开路。　　(3) 参数退化 电迁移还可以引起eb结击穿特性退化，电流放大系数hFE变化等。　　4.4 抗电迁移的措施 　　(1) 设计 合理进行电路版图设计及热设计，尽可能增加条宽，降低电流密度，采用合适的金属化图形(如网络状图形比梳状结构好)，使有源器件分散。增大芯片面积，合理选择封装形式，必要时加装散热器防止热不均匀性和降低芯片温度，减小热阻，有利散热。　　电迁移寿命: TTF= 上式中——与互连线几何形状和微结构有关的常数　　 ——平均电流密度　　 ——是活化能　　　 ——Boltzmann’s常数　　 ——金属温度　　其中 =，在稳定的热环境下 　　上式中 ——芯片的基准温度　　 ——金属线由于电流流动上升的温度　　R——温度为时互连线电阻　　 ——互连线与衬底间的热阻 　　上式中 ——芯片周围的环境温度　　 ——全功耗 是芯片面积　　 ——衬底层封装的热电阻　　当自热增加，电迁移寿命按指数减少。　　(2)工艺 严格控制工艺，加强镜检，减少膜损伤，增大铝晶粒尺寸，因大晶粒铝层结构的无规则性变弱，晶界扩散减少，激活能提高，中位寿命增加。蒸铝时提高芯片温度，减缓淀积速度及淀积后进行适当热处理可获得大晶粒结构，但晶粒过大会防碍光刻和键合，晶粒尺寸宜选择得当。工艺中也应该使台阶处覆盖良好。　　(3)材料 可用硅(铜)—铝合金后难熔金属硅化物代替纯铝。进一步的发展，在VLSI电路中，目前已采用铜做互联材料。此时与铝基材料作为互连线使用，其电导率不够高，抗电迁移性能差，已不适应要求。铜的导电性好，用直流偏置射频溅散方法生成薄膜，并经在氮气下450摄氏度30分钟退火可得到大晶粒结构铜的薄层，其电阻率仅为1.76微欧厘米，激活能Ea为1.26 eV，几乎比铝-硅-铜的(0.62)大两倍，在同样电流密度下，寿命将比铝-硅-铜的长