电子技术导论第3章-时序逻辑-计数器.pptVIP

整体置数法： 计数状态为 0101 1100时， 2=(92)10 的条件： 1 1 0 1 0 0 1 0 1 2 计数的起始状态： 0000 0001 计数状态顺序为： 1→2→…→91→92 低位片 高位片 ÷92 92 应搞清的两个问题： 二、用74LS161组成M16进制的计数器 4、方法总结 学习文档 * 同步计数器的分析和设计 异步计数器的分析（和设计） 集成计数器 同步集成计数器 74161,74160 异步集成计数器 7490 3.4 计数器 学习文档 7490是二－五－十进制异步计数器 1、逻辑电路图 7490包含两个独立的下降沿触发计数器。 R0A、R0B是异步置0端，高电平有效。 S9A、S9B 是异步置9端，高电平有效。 2、工作原理 CP0作用于触发器0，完成模2 计数。 CP1作用于触发器1、2、3，完成模5 计数。 在CP0、CP1共同作用下、计数器完成模10计数。 3、逻辑符号 ★ 7490异步计数器共有两种计数方法。 S R J K 0 1 J K R 2 J K R S R J K 3 R0B R0A S9B S9A CP0 CP1 Q0 Q1 Q2 Q3 CP1 CP0 S9A S9B R0A R0B 7490 正常计数条件： 置0、置9端只要有一个0 学习文档 状态表 1 1 0 0 0