- 1、本文档共20页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
文件排版存档编号:[UYTR-OUPT28-KBNTL98-UYNN208]
文件排版存档编号:[UYTR-OUPT28-KBNTL98-UYNN208]
第章习题答案
思考题:
题3.1.1 组合逻辑电路在结构上不存在输出到输入的 ,因此 状态不影响
答:反馈回路、输出、输入。
题3.1.2 组合逻辑电路分析是根据给定的逻辑电路图,而确定
答:逻辑功能、逻辑电路。
题3.2.1 一组合电路输入信号的变化顺序有以下三种情况,当
(A)00→01→11→10 (B)00→01→10→11 (C)00→10→11→01
答:B
题3.2.2 清除竞争冒险的常用方法有(1)电路输出端加 ;(2)输入加
答:电容,选通脉冲,冗余项。
题3.2.3
答:×
题3.2.4 根据毛刺产生的方向,组合逻辑的冒险可分为 冒险和
答:1型、0型。
题3.2.5 传统的判别方法可采用 和
答:代数法、卡诺图。
题3.3.1 进程行为之间执行顺序为 ,进程行为内部执行顺序为 。
答:同时、依次。
题3.3.2 行为描述的基本单元是 ,结构描述的基本单元是 。
答:进程、调用元件语句。
题3.3.3 结构体中的每条VHDL语句的执行顺序与排列顺序 。
答:无关
题3.4.1串行加法器进位信号采用 传递,而并行加法器的进位信号采用
(A)超前,逐位 (B)逐位,超前 (C)逐位,逐位 (D)超前,超前
答:B
题3.4.2 一个有使能端的译码器作数据分配器时,将数据输入端信号连接在 。
答:使能端
题3.4.3 优先编码器输入为(优先级别最高),输出为、、(为高位)。当使能输入时,输出应为 。
答:110
题3.4.4 用4位二进制比较器7485实现20位二进制数并行比较,需要 片。
答:5
题3.4.5 数据分配器的结构与 相反,它是一种 输入, 输出的逻辑电路。从哪一路输出取决于 。
答:数据选择器、1路、多路、地址控制端。
题3.4.6一个十六路数据选择器,其地址输入端有 个。
答:4
题3.4.7采用4位比较器7485对两个四位二进制数进行比较时,先比较 位。
(A)最低 (B)次高 (C)次低 (D)最高
答:D
题3.4.8使能端的作用是 和 。
答:克服竞争冒险、功能扩展。
题3.4.9在下列逻辑电路中,是组合逻辑电路的有___________。
(A)译码器 (B)编码器 (C)全加器 (D)具有反馈性能的寄存器
答:A、B、C
题 4线-10线译码器中输出状态只有F2=0,其余输出端均为1,则它的的输入状态应取 。
(A)0011 (B)1000 (C)0010 (D)1001
答:C
题3.5.1 (1)组合逻辑的PLD不仅基于与、或两级形式,而且基于查找表结构。( )
(2)FPGA存储单元是基于浮栅编程技术。( )
(3)FLASH存储器掉电之后信息丢失。( )
答:F, F, F
题3.5.2 在题表中,写出各种PLD器件的阵列编程特点:
题表 PLD器件特点
类 型
阵
列
与
或
EPROM
PLA
PAL
GAL
答:
题表 PLD器件特点
类 型
阵
列
与
或
EPROM
固定
可编程
PLA
可编程
可编程
PAL
可编程
固定
GAL
可编程
固定
题3.5.3利用浮栅技术制做的EPROM是靠________编程,当将外部提供的电源去掉之后,浮栅上的负电荷_________。
答:浮栅,不丢失
题3.5.4 FLASH编程单元向浮栅注入电子时,产生 ,释放电子时,产生 。
(A)雪崩击穿,隧道效应 (B)隧道效应,雪崩击穿 (C)齐纳击穿,雪崩击穿
(D)电容效应,隧道效应 (E)齐纳击穿,隧道效应
答:A
题3.5.5 PROM实现的逻辑函数采用 表达式来描述, PLA实现逻辑函数采用
答:最小项与或,最简与或式
文档评论(0)