原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
JESD204B 协议概述
在使用我们的最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统
时，我已知道了很多有关 JESD204B 接口标准的信息，这些器件使用该协议
与 FPGA 通信。此外，我还在 E2E 上的该栏目下阅读了各种技术文章及其
它博客文章，明白了为什幺 JESD204B 是 LVDS 和 CMOS 接口的后续产
品。
有一个没有深入讨论的主题就是解决 ADC 至 FPGA 和 FPGA 至 DAC
链路问题的协议部分，这两种链路本来就是相同的 TX 至 RX 系统。作为
一名应用工程师，我所需要的就是了解其中的细微差别，这样才能充分利用
JESD204B 通过现有 LVDS 和 CMOS 接口提供的优势。
有了 JESD204B ，您无需再：
使用数据接口时钟（嵌入在比特流中）
担心信道偏移（信道对齐可修复该问题）
文档评论（0）