软件总体架构图.pdfVIP

1 软件总体架构图 软件结构如图 1.1 所示： CGI 大容量数据采集 网关路由程序 与处理程序 BOA 工业以太网 TCP/IP 操作系统界面 ucLinux 内核 MicroBlaze Ip 设计 图 1.1 FPGA 数据采集软件架构图 以上是系统的软件结构框图，我们下面将就具体每一个步骤的设计进行一个简要的描 述： 2 MicroBlaze IP 核设计 IP 字面意思是知识产权，在微电子领域，具有知识产权的功能模块成为 IP Core 或 IP 核。IP 可以用来生成 ASIC 和 PLD 逻辑功能块， 又称为虚拟器件 VC 。 IP 核可以有很多种，比如 UART 、CPU、以太网控制器、 PCI 接口等。根据 IP 核描述的所在集成电路的设计层次， IP 可以分为硬 IP、软 IP、固 IP。硬 IP 的芯 片中物理掩膜布局已经得到证明， 所有的验证和仿真工作都已经完成， 用它可以 直接生产硅片，系统设计者不能再对它进行修改。而软 IP 是以行为级和 RTL 级 的 Verilog 或 VHDL 代码的形式存在， 它要经过逻辑综合和版图综合才能最终实 现在硅片上。固 IP 则介于两者之间。 Xilinx 公司的 MicroBlaze32 位软处理器核是支持 CoreConnect总线的标准 外设集合。 MicroBlaze 处理器运行在 150MHz时钟下，可提供 125 D-MIPS 的性能， 非常适合设计针对网络、电信、数据通信和消费市场的复杂嵌入式系统。 1．MicroBlaze 的体系结构 MicroBlaze 是基于 Xilinx 公司 FPGA的微处理器 IP核，和其它外设 IP核一起， 可以完成可编程系统芯片 (SOPC)的设计。MicroBlaze 处理器采用 RISC架构和哈佛 结构的 32位指令和数据总线， 可以全速执行存储在片上存储器和外部存储器中 的程序， 并访问其中的数据， 如图4.1 所示 指 程序指针 运算器 数 DLMB （PC） 据 令 端 端 总 总 线 线 指 指 接 接 令 令 通用寄存器组 口 DOP