原创力文档- 88
- 0
- 约2.37千字
- 约 6页
- 2021-07-11 发布于天津
- 举报
使用进行仿真我们以一个计数器为例在中对其进行仿真打开新建一个工程新建文件程序内容如下保存文件名为并置顶在菜单栏选择执行编译然后新建一个文件或打开现有的也行点设置仿真结束时间结束时间设得太长仿真会很慢如果确实需要建议使用仿真软件在栏空白处双击一下弹出节点添加窗口点击弹出节点选择窗口在栏中可以选择不同的信号类型一般选点击还可以选择工程中的各个模块默认是只列出顶层信号选中三个信号后点击返回文件界面选中信号点右键选择在一项中选择方便观察数值选中信号在波形编辑栏中选择设定周期起始占空比等属性选中信号通过编
使用 Quartus II 进行仿真
我们以一个计数器为例，在 QuartusII 中对其进行仿真。
打开 Quartus II ，新建一个工程，新建 Verilog HDL 文件，程序内容如下：
module Count
(
Cl
文档评论（0）