微处理器外部结构和总线操作时序（学生版）.pdfVIP

微处理器外部结构和总线操作时序（学生版） 第 9 章 微处理器外部结构和总线操作时序 9.1 学习要求  微处理器级总线与系统总线  总线的三态性和分时复用性  8086CPU 中特殊的存储体结构  总线周期与时钟周期  CPU 的复位  总线操作时序 9.1.1 CPU 的引脚功能 1．总线 CPU 的外部是数量有限的输入输出引脚，正是依靠这些引脚与其他逻辑部件相连，才能 组成多种型号的微型计算机系统，这些引脚就是微处理器的外部总线，称为微处理器级总线。 换句话说，CPU 通过外部总线沟通与外部部件和设备之间的联系。 总线 （BUS ）：是一簇由并行导线组成的传递信息的公共通路，各部件之间的信息可以 分时地在此通路上传递。 在计算机系统中，总线及其信号必须完成以下功能： （1）和存储器之间交换信息； （2 ）和 I/O 设备之间交换信息； （3 ）为了系统工作而接受和输出必要的信号，如输入时钟脉冲、复位信号、电源和接 地等。 按功能分，这些总线可以分为三种： （1）送信息（指令或数据）的数据总线（Data Bus ） （2 ）指示欲传送信息的来源或目的