数字集成电路设计之制造工艺.pptxVIP

第二章 制造工艺本章分为四部分:制造工艺概述设计规则IC封装数字集成电路工艺的未来趋势2.1引言可进行掺杂,离子注入，扩散等工艺紫外线光掩模版光刻胶版图(Layout)版图是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。集成电路制造厂家根据这些数据来制造掩膜。 掩模版的作用掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。 设计规则由于器件的物理特性和工艺的限制，芯片上物理层的尺寸进而版图的设计必须遵守特定的规则。这些规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。因此不同的工艺，就有不同的设计规则。厂家提供设计规则设计者只能根据厂家提供的设计规则进行版图设计。严格遵守设计规则可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。 2.2 CMOS集成电路的制造N管的立体图单阱工艺双阱CMOS工艺的截面图在CMOS工艺中,它要求把一个N管或P管都建立在同一硅材料上,因此有时我们会在衬底上建立一个称为阱的特殊区域,在这个区域中半导体材料的类型与沟道的类型相反。即一个PMOS晶体管只能建立在n型衬底或n阱内，而一个NMOS晶体管则处于P型衬底或p阱内。在现代工艺中越来越多得采用双阱工艺。2.2.1 硅圆片制造芯片的基础材料是一个单晶轻掺杂圆片。典型直径在4-12英寸之间，厚度最多为1mm。一个初始的P-型圆片的掺杂水平大约为2*1021杂质/m3，通常圆片的表面掺杂重些2.2.2 光刻作用：当要进行某些工艺步骤，如氧化、刻蚀、金属和多晶硅淀积，离子注入等时，需要把某一些区域采用对应的光掩模遮蔽起来，从而对其它露出来的区域进行上述的工艺步骤． 实现有选择性掩蔽的技术就称为光刻步骤如下：一个光刻过程１、第一步：氧化，将圆片暴露在约１０００摄氏度的高纯度氧和氢的混合气体中，　从而使圆片的整个表面淀积上一层很薄的SiO2。氧化层既可用做绝缘层　也可形成晶体管的栅。２、第二步：涂光刻胶，通过旋转圆片在其上均匀涂上一层厚约为１um的光敏　聚合物，它原本溶于有机溶剂，暴光后不可溶。这为负胶，正胶相反。３、第三步：光刻机暴光，把一个含有我们要转移到硅上的图形的光栅（玻璃掩模）　靠近圆片，若采用负光刻胶，则掩模上需要加工的区域是不透明的，　其余部分是透明的。４、第四步：光刻胶的显影和烘光，用酸或碱溶液显影圆片，去掉为暴光部分的　光刻胶，然后把圆片放在低温下慢慢烘光使留下的光刻胶变硬。第五步：酸刻蚀，去掉圆片上未被光刻胶覆盖部分的材料。如二氧化硅第六步：旋转、清洗和干燥，采用一种特殊的工具用去离子水来清洗圆片，　再用氮气进行干燥。第七步：各种工艺加工步骤，现在便可以对圆片的暴露部分进行各种加工，　如离子注入、金属刻蚀等。第八步：去除光刻胶，用高温等离子体有选择地去除剩下的光刻胶而不破坏　器件层。集成电路最小特征尺寸的不断缩小已成为半导体制造设备开发者的沉重负担。因为要转移的特征尺寸超出光源的波长范围使达到所需要的分辨率和精度变得越来越困难。当线宽小到和光源波长可以比拟时，便会产生衍射现象，这时根本就无法暴光。2.2.3一些重复进行的工艺步骤扩散和离子注入:这两个步骤可要求改变材料某些部分的掺杂浓度。例如：源区漏区、阱和衬底接触的形成，多晶掺杂以及器件阈值的调整。它要求要掺杂的区域暴露在外，而圆片的其余部分用SiO2。扩散：将圆片放在石英管内，再放入加热炉中，并向管内通入含有掺杂剂的气体，最终使得掺杂剂同时垂直和水平地扩散入暴露的表面部分。最终掺杂剂的浓度在表面最大并随进入材料的深度按高斯分布降低。离子注入：它的掺杂剂是以离子的形式进入材料。它会引导离子扫过半导体表面，离子的加速度决定了它们穿透材料的深度，离子流的大小和注入时间决定了剂量。因此离子法可以独立控制注入深度和剂量。 副作用：破坏晶格。即高能量注入过程中原子核碰撞，造成衬底原子移位，使材料出现缺陷，可采用退火工序解决。淀积：即在圆片上反复淀积材料层。例如可化学气相淀积（CVD）产生多晶，采用溅射工艺形成铝互连层。刻蚀：材料一旦淀积后，就可以用有选择的刻蚀来形成如连线或接触孔这样的图形。例如在刻蚀SiO2时常用HF酸。平面化：如果要在圆片表面可靠的淀积材料层，则保证半导体表面的平整是非常重要的。否则一层一层的金属叠在一起会导致台阶的产生。2.2.4简化的CMOS工艺流程（a)基础材料：P+衬底及P外延层(a)整个工艺从一个P型衬底开始，它的表面是一层轻掺杂的P型外延层（b)淀积栅氧和氮化硅牺牲层 （作为缓冲层）后(b)之后淀积一层很薄的SiO2，它在以后将成为晶体管的栅氧层，然后再淀积一层 较厚的氮化硅牺牲层。(c)采用有源区掩膜互补区进行等离子 刻蚀绝缘沟槽