常见硬件工程师笔试题（重点）标准答案.docx

精品学习资料 名师归纳总结——欢迎下载 常见硬件工程师笔试题( 标准答案 )硬件工程师笔试题一，电路分析 :1，竞争与冒险在组合规律中 ,在输入端的不同通道数字信号中经过了不同的延时,导致到达该门的时间不一致叫竞争；因此在输出端可能产生短时脉冲(尖峰脉冲 )的现象叫冒险；常用的排除竞争冒险的方法有2，同步与异步: 输入端加滤波电容，选通脉冲，修改规律设计等；同步规律就是时钟之间有固定的因果关系；异步规律就是各时钟之间没有固定的因果关系；同步电路 常见硬件工程师笔试题 ( 标准答案 ) 硬件工程师笔试题 一，电路分析 : 1，竞争与冒险 在组合规律中 ,在输入端的不同通道数字信号中经过了不同的延时 ,导致到达该门的时间不一 致叫竞争；因此在输出端可能产生短时脉冲 (尖峰脉冲 )的现象叫冒险； 常用的排除竞争冒险的方法有 2，同步与异步 : 输入端加滤波电容，选通脉冲，修改规律设计等； 同步规律就是时钟之间有固定的因果关系；异步规律就是各时钟之间没有固定的因果关系； 同步电路 :储备电路中全部触发器的时钟输入端都接同一个时钟脉冲源 态的变化都与所加的时钟脉冲信号同步； ,因而全部触发器的状 异步电路 :电路没有统一的时钟 器的状态变化与时钟脉冲同步 异步电路不使用时钟脉冲做同步 步 ,有些触发器的时钟输入端与时钟脉冲源相连 ,而其它的触发器的状态变化不与时钟脉冲同步； ,只有这些触发 ,其子系统就是使用特别的“开头”与“完成”信号使之同 同步就就是双方有一个共同的时钟 ,当发送时 ,接收方同时预备接收；异步双方不需要共同的 时钟 ,也就就是接收方不知道发送方什么时候发送 始接收的信息 ,如开头位 ,终止时有停止位 3，仿真软件 :Proteus 4，Setup 与 Hold time ,所以在发送的信息中就要有提示接收方开 time 就是测试芯片对输入信号与时钟信号之间的时间要求；建立时间就是指触 Setup/hold 发器的时钟信号上升沿到来以前 ,数据稳固不变的时间； 输入信号应提前时钟上升沿 (如上升 沿有效 )T 时间到达芯片 ,这个 T 就就是建立时间 -Setup time ，如不满意 setup time, 这个数据就 不能被这一时钟打入触发器 ,只有在下一个时钟上升沿 ,数据才能被打入触发器； 保持时间就 是指触发器的时钟信号上升沿到来以后 不能被打入触发器； 5，IC 设计中同步复位与异步复位的区分 ,数据稳固不变的时间 ；假如 hold time 不够 ,数据同样 同步复位在时钟沿采集复位信号 ,完成复位动作； 异步复位不管时钟 ,只要复位信号满意条件 , , 就完成复位动作； 也可能显现亚稳态； 6，常用的电平标准 异步复位对复位信号要求比较高 ,不能有毛刺 ,假如其与时钟关系不确定 logic gate 晶体管－晶体管规律门 TTL: transistor-transistor CMOS:Complementary Metal Oxide Semiconductor 互补金属氧化物半导体 LVTTLL( ow Voltage TTL )，LVCMOS(Low Voltage CMOS RS232， RS485 7，TTL 电平与 CMOS电平 TTL电平与 CMOS 电平标准 ):3， 3V，2 ，5V TTL电平 : 5V 供电 输出 L: 0， 4V ; H:2， 4V 输入 L: 0， 8V ; H:2， 0V 1 0 CMOS电平 :(一般就是 12V 供电 ) 输出 L: 0， 1*Vcc ; H:0，9*Vcc 输入 L: 0， 3*Vcc ; H:0，7*Vcc， 第 1 页，共 7 页 精品学习资料 名师归纳总结——欢迎下载 常见硬件工程师笔试题( 标准答案 )CMOS电路临界值 ( 电源电压为＋ 5V)VOHmin =4， 5VVIHmin =3 ， 5V特性区分 :VOLmax =0 ， 5VVILmax =1 ， 5VCMOS就是场效应管构成,TTL为双极晶体管构成;CMOS的规律电平范畴比较大(3～ 15V),TTL只能在 5V 下工作 常见硬件工程师笔试题 ( 标准答案 ) CMOS电路临界值 ( 电源电压为＋ 5V) VOHmin =4， 5V VIHmin =3 ， 5V 特性区分 : VOLmax =0 ， 5V VILmax =1 ， 5V CMOS就是场效应管构成 ,TTL为双极晶体管构成 ; CMOS的规律电平范畴比较大 (3～ 15V),TTL只能在 5V 下工作 ; CMOS的高低电平之间相差比较大，抗干扰性强 CMOS功耗很小 ,TTL功耗较大 (1～5mA/ 门 ); ,TTL就相差小 ,抗干扰才能差 ; CMOS的工作频率较 8，RS232， RS48