高速硬件除法器设计.pdfVIP

. 高速硬件除法器设计 一、实验目的 ：了解和掌握硬件除法器的结构和工作原理，分析除法器的仿真波形和 工作时序。 二、实验原理： 除法器算法的思路和手写除法基本一致。假设除法 a/b,a 、b 是输入的 两个位数都为 n 的二进制数。如果位数小于 n ，可以在位数较少的数的前面添加 0 来满足这 种位数要求。 商和余数是 n 位标准矢量类型的二进制数。 在过程中， 算法也是按顺序执行的， 但是综合后系统将会由组合逻辑电路组成， 进程中的每一步都和系统构建的不同级别的逻辑 电路相对应。 首先，从输入信号中创建变量 A 和 B，A=a，B=b，其中 a，b 都是 n 位二进制数。如果 A 大于等于 B，则商为 1 ，余数为 A-B ，否则商为 0，余数为 A。这是算法开始的第一次循环， 如果小于 B，结果商位是 0，A 的值不做变化并保留其值。否