8259A芯片使用方法.docVIP

8259A芯片使用方法 8259A芯片使用方法 PAGE / NUMPAGES 8259A芯片使用方法 v1.0 可编写可改正 一、 8259A 的引线及内部构造 1、 引脚信号 8259A 引脚信号以下列图所示： 8259A 引脚图 D7～ D0：双向、三态数据线， 与系统数据总线相连。 对 8259A 编程时， 命令字由此写入； 在第二此中止响应总线周期中，中止种类码由此传给 CPU。 RD ：读信号，输入，与系统控制总线 IOR 相连。 RD =0 时， CPU对 8259A 进行读 操作。 WR ：写信号，输入，与系统控制总线 IOW 相连。当 WR =0 时， CPU对 8259A 进行 写操作。 A0：片内寄存器寻址信号，输入，用于对片内寄存器端口寻址。每片 8259A 有两个寄存 器端口， A0=0 时，选中偶地点端口， A0=1 时，选中奇地点端口。 在与 8088 系统相连时， 可将该引脚与地点总线的 A0 连结；与 8086 系统连结时，可将该引脚与地点总线的 A1 连结。 CS ：片选信号，输入。 CS =0 时， 8259A 被选中。在与 8088 系统相连时，系统地点 信号 A15~A1经译码器译码后为 8259A 产生片选信号。 SP / EN ：双功能双向信号。 当 8259A 工作在缓冲模式时，它作为输出，用于控制缓 冲器的传递方向。当数据从 CPU送往 8259A 时， SP / EN 输出为高电平；当数据从 8259A 送往 CPU时， SP / EN 输出为低电平。当 8259A 工作在非缓冲模式时，它作为 1 v1.0 可编写可改正 输入，用于指定 8259A 是主片仍是从片（级联方式） 。 SP / EN =1 的 8259A 为主片， SP / EN =0 的 8259A 为从片。 INT：中止恳求信号，输出，与 CPU的中止恳求信号线 INT 相连。在级联方式下，从片 的 INT 与主片的 IR7~IR0 中的某一根连结在一同。 INTA ：中止响应信号，输入，与 CPU的中止响应信号线 INTA 相连。 CAS2～CAS0：级联控制线， 主片的 CAS2～ CAS0与从片的 CAS2～ CAS0对应相连。 关于主片， CAS2～ CAS0为输出信号；关于从片， CAS2～CAS0为输入信号。当从片倡始的中止恳求被响应时，主片经过 CAS2～ CAS0送出相应的编码给从片，告诉从片该中止恳求被同意。 IR7 ～ IR0 ：中止恳求输入信号，由外设输入。上涨沿（边缘触发方式）或高电平（电平 触发方式）表示有中止恳求抵达。 VCC：＋ 5V 电源输入信号。 GND：电源地 2、 内部构造 8259A 的内部构造以下列图所示： 8259A 的内部构造图 数据总线缓冲器 数据总线缓冲器为三态、双向、 8 位寄存器。数据线 D7～ D0 与 CPU系统数据总线连结， 组成 CPU与 8259A 之间信息传递的通道。 2 v1.0 可编写可改正 读 / 写控制逻辑 读 / 写控制逻辑用来接收来自系统总线的读 / 写控制信号和端口地点寻址信号， 用于控制 8259A 内部寄存器的读 / 写操作。 级联缓冲 / 比较器 8259A 既能够工作于单片方式，也能够工作于多片级联方式。级联缓冲 / 比较器供给多 片 8259A 的管理和选择功能，此中一片为主片，其他为从片。中止控制逻辑 中止控制逻辑依据编程设定的工作方式管理中止，负责向片内各零件发送控制信号， 向 CPU发送中止恳求信号 INT 和接收 CPU回送的中止响应信号 INTA ，控制 8259A 进入中止管 理状态。 中止恳求寄存器（ interrupt request register ， IRR） IRR 是一个 8 位（ D0~D7）寄存器，它接受并锁存来自 IR0 ～IR7 的中止恳求信号，也就 是说它记录着目前的中止恳求。 D0～ D7与中止恳求信号 IR0 ～ IR7 对应，当 IRi （ i ＝0～ 7） 上出现中止恳求信号时， 对应的 Di 置 1。因为同一时辰可能有多此中止恳求抵达， 所以 IRR 可能有多个地点 1。第一此中止响应信号 INTA 抵达后（ CPU在对 8259A 的中止恳求 INT 进 行响应时， 会连续返回两此中止响应信号 INTA ，产生两此中止响应总线周期） ，假如 8259A 决定使 IRi 获得响应，则会将对应的 Di 消除。 第一此中止响应脉冲 INTA 抵达后， IRR 锁存功能无效，不接受 IR0 ～ IR7 上的中止请 求信号；直到第二此中止响应脉冲 INTA 结束后， IRR 锁存功能才得以恢复。 中止服务寄存器（ interrupt service re