计算机体系结构之流水线技术.pptxVIP

3 流水线技术;大纲;1 概念定义;洗衣店的例子;流水线的基本概念;流水线的基本概念;流水线的时空图;流水线的特点;2 流水线分类;流水线的分类（1）;多功能流水线;流水线的分类（2）;;静态和动态流水线 时空图对比;流水线的分类（3）;流水线的分类（4）;非线性流水线;流水线的分类（5）;流水线的分类（6）;3 MIPS五级流水线;DLX(Dancing Links);MIPS的基本流水线;MIPS的简单实现;一条MIPS指令最多需要以下5个时钟周期： 取指令周期（IF） 操作 IR←Mem[PC] NPC←PC+4 指令???码/读寄存器周期（ID） 操作 A ← Regs[rs] B ← Regs[rt] Imm ← （（IR16）16##IR16..31） 指令的译码操作和读寄存器操作是并行进行的。 原因：在MIPS指令格式中，操作码字段以及rs、rt 字段都是在固定的位置。 这种技术称为固定字段译码技术。 ;执行/有效地址计算周期（EX） 不同指令所进行的操作不同： 存储器访问指令 操作 ALUo←A + Imm 寄存器－寄存器ALU指令 操作 ALUo←A func B 寄存器－立即值ALU指令 操作 ALUo←A op Imm 分支指令 操作 ALUo←NPC+（Imm2）； cond←（A = = 0） 将有效地址计算周期和执行周期合并为一个时钟周期，这是因为MIPS指令集采用load／store结构，没有任何指令需要同时进行数据有效地址的计算、转移目标地址的计算和对数据进行运算。;存储器访问/分支完成周期（MEM） 所有指令都要在该周期对PC进行更新。 除了分支指令，其他指令都是做PC←NPC 在该周期内处理的MIPS指令仅仅有load、store和分支三种指令。 存储器访问指令 操作 LMD←Mem[ALUo] 或者 Mem[ALUo]←B 分支指令 操作 if （cond） PC ←ALUo else PC←NPC ;;不采用单周期实现方案的主要原因 对于大多数CPU来说，单周期实现效率很低，因为不同的指令所需完成的操作差别相当大，因而所需要的时钟周期时间也大不一样。 单周期实现时，需要重复设置某些功能部件，而在多周期实现方案中，这些部件是可以共享的。;每一个时钟周期完成的工作看作是流水线的一段，每个时钟周期启动一条新的指令。 流水实现的数据通路 设置了流水寄存器 段与段之间设置流水寄存器 流水寄存器的命名 用其相邻的两个段的名称拼合而成。 例如：ID段与EX段之间的流水寄存器用ID/EX???示 每个流水寄存器是由若干个寄存器构成的 ;流水实现的数据通路;寄存器的命名形式为：x.y 所包含的字段的命名形式为：x.y[s] 其中：x：流水寄存器名称 y：具体寄存器名称 s：字段名称 例如： ID/EX.IR：流水寄存器ID/EX中的子寄存器IR IRID/EX.IR[op]：该寄存器的op字段（即操作码字段） 流水寄存器的作用 将各段的工作隔开，使得它们不会互相干扰。 保存相应段的处理结果。 ;例如： EX/MEM.ALUo：保存EX段ALU的运算结果 MEM/WB.LMD：保存MEM段从数据存储器读出的数据 向后传递后面将要用到的数据或者控制信息 所有有用的数据和控制信息每个时钟周期 会随着指令在流水线中的流动往后流动一段。 增加了向后传递IR和从MEM/WB.IR回送到通用寄存 器组的连接。 将对PC的修改移到了IF段，以便PC能及时地加 4，为取下一条指令做好准备。 ;每一个流水段进行的操作 IR[rs]＝IR6..10 IR[rt]＝IR11..15 IR[rd]＝IR16..20 ;流水段;流水段;4 流水线性能分析;流水线性能分析;1.吞吐率;例题 分析;流水线优化思路;2. 加速比;3. 效率;例题1;解：;进一步优化;瓶颈问题 理想情况下，流水线在工作时，其中的任务是同步地每一个时钟周期往前流动一段。 当流水线各段不均匀时，机器的时钟周期取决于瓶颈段的延迟时间。