半导体存储器.pptVIP

2021/8/23 * 可修改 欢迎下载 可修改 欢迎下载 可修改 欢迎下载 可修改 欢迎下载 可修改 欢迎下载 可修改 欢迎下载 可修改 欢迎下载 可修改 欢迎下载 可修改 欢迎下载 欢迎下载 可修改 欢迎下载 可修改 欢迎下载 可修改 2021/8/23 欢迎下载 可修改 第二节 半导体存储器 工艺 双极型 MOS型 TTL型 ECL型 速度很快、 功耗大、 容量小 电路结构 PMOS NMOS CMOS 功耗小、 容量大 工作方式 静态MOS 动态MOS 存储信息原理 静态存储器SRAM 动态存储器DRAM （双极型、静态MOS型）： 依靠双稳态电路内部交叉反馈的机制存储信息。 （动态MOS型）： 依靠电容存储电荷的原理存储信息。 功耗较大,速度快,作Cache。 功耗较小,容量大,速度较快,作主存。 （静态MOS除外） 2021/8/23 欢迎下载 可修改 5.2.1 静态MOS存储单元与存储芯片 1.六管单元 （1）组成 T1、T3：MOS反相器 Vcc 触发器 T3 T1 T4 T2 T2、T4：MOS反相器 T5 T6 T5、T6：控制门管 Z Z：字线，选择存储单元 位线，完成读/写操作 W W W、 W： （2）定义 “0”：T1导通，T2截止； “1”：T1截止，T2导通。 2021/8/23 欢迎下载 可修改 （3）工作 T5、T6 Z：加高电平， 高、低电平，写1/0。 （4）保持 只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，∴称静态。 Vcc T3 T1 T4 T2 T5 T6 Z W W 导通，选中该单元。 写入：在W、W上分别加 读出：根据W、W上有无 电流，读1/0。 Z：加低电平， T5、T6截止，该单元未选中，保持原状态。 2.存储芯片 例.SRAM芯片2114（1K×4位） （1）外特性 静态单元是非破坏性读出，读出后不需重写。 2021/8/23 欢迎下载 可修改 地址端： （2）内部寻址逻辑 2114（1K×4） 1 9 10 18 A6 A5 A4 A3 A0 A1 A2 CS GND Vcc A7 A8 A9 D0 D1 D2 D3 WE A9～A0（入） 数据端： D3～D0（入/出） 控制端： 片选CS = 0 选中芯片 = 1 未选中芯片 写使能WE = 0 写 = 1 读 电源、地 寻址空间1K，存储矩阵分为4个位平面，每面1K×1位。 2021/8/23 欢迎下载 可修改 X0 每面矩阵排成64行×16列。 行译码 6位行地址 X63 列译码 Y0 Y15 Xi 读/写线路 Yi W W W W 两级译码 一级： 地址译码， 选择字线、位线。 二级： 一根字线和 一组位线交叉， 选择一位单元。 4位列地址 64×16 64×16 64×16 64×16 1K 1K 1K 1K 2021/8/23 欢迎下载 可修改 5.2.2 动态MOS存储单元与存储芯片 1.四管单元 （1）组成 T1、T2：记忆管 C1、C2：柵极电容 T3、T4：控制门管 Z：字线 位线 W、 W： （2）定义 “0”：T1导通，T2截止 “1”：T1截止，T2导通 T1 T2 T3 T4 Z W W C1 C2 （C1有电荷，C2无电荷）； （C1无电荷，C2有电荷）。 （3）工作 Z：加高电平， T3、T4导通，选中该单元。 2021/8/23 欢迎下载 可修改 2.单管单元 （1）组成 （4）保持 T1 T2 T3 T4 Z W W C1 C2 写入：在W、W上分别加 高、低电平，写1/0。 读出：W、W先预充电至 再根据W、W上有无电流， 高电平，断开充电回路， 读1/0。 Z：加低电平， T3、T4截止，该单元未选中，保持原状态。 需定期向电容补充电荷（动态刷新），∴称动态。 四管单元是非破坏性读出，读出过程即实现刷新。 C：记忆单元 C W Z T T：控制门管 Z：字线 W：位线 2021/8/23 欢迎下载 可修改 3.存储芯片 （2）定义 （4）保持 写入：Z加高电平，T导通， 在W上加高/低电平，写1/0。 读出：W先预充电， 根据W线电位的变化，读1/0。 断开充电回路。 Z：加低电平， T截止，该单元未选中，保持原状态。 单管单元是破坏性读出，读出后需重写。 “0”：C无电荷，电平V0（低） C W Z T 外特性： “1”：C有电荷，电平V1（高） （3）工作 Z加高电平，T导通， 例.DRAM芯片2164（64K×1位） 2021/8/23 欢迎下载 可修改 地址端： 2164（64K×1） 1 8 9 16 GND CAS Do A6 A3 A4 A5 A7 A7～A0（入） 数