COPFLYI组成原理实验指导书.docVIP

目 录 1 COP-FLY-I 硬件构造 2 2 脱机运算器实验 7 3 储存器实验 14 4 微程序控制器实验 18 5 模型计算机的实现 26 1 1 . COP-FLY-I 硬件构造 1.1 COP-FLY-I 实验系统 COP-FLY-I 实验系统主要由以下零件构成：运算器电路、控制器电路、储存器电路、地点 /时序电路、操作台、显示电路、逻辑笔电路以及软硬件通信电路。 串口 组合逻辑控 制器小板 微程序控制器电路 逻辑笔电路 控制信号二选一电路 双端口储存器 时序、地点小板 单片机下载 /收集电路 运算器小板 LED 扩 信号收集板 液晶扩展模块 展模块 操作台 模式开关 8位数据开关 位扩睁开关 16 图 1.1 COP-FLY-I 实验系统整体构造框图 1.2 COP-FLY-I 实验系统的电气构造 1、 模型计算机时序信号 COP-FLY-I 模型计算机主时钟 MF的频次为 1MHz，履行一条微指令需要 3 个节拍脉 冲 T1、T2、T3。COP-FLY-I 模型计算机时序采纳不定长机器周期，绝大多半指令采纳 2 个机器周期 W1、W2，少量指令采纳一个机器周期 W1或许 3 个机器周期 W1、W2、W3。 2、 模型计算机构成 I 时序发生器 时序发生器集成在时序控制电路小板上，产生节拍脉冲 T1、 T2、 T3，节拍电位 W1、 W2、 W3，以及中止恳求信号 ITNQ。主时钟 MF 采纳石英晶体振荡器产生的 1MHz 时钟信号。 T1、 T2、T3 的脉宽为 1 奇妙。一个机器周期包含一组 T1、 T2、 T3。 运算器 运算器集成在一片 EPM1270的芯片内，主要由 ALU加寄存器堆两部分构成。寄存 2 器堆包含 2-4 译码器、 4 个 8 位寄存器 R0、R1、R2、R3，4 选 1 选择器 A，4 选 1 选择 器 B。2-4 译码器产生信号 LR0、LR1、LR2和 LR3，选择数据线上的数据被保留到 R0～ R3 的哪个寄存器，再由 4 选 1 选择器选择将 R0～ R3 中的哪个数据送到 ALU的 A/B 端 口。 运算器对 A 端口和 B 端口的 8 位数进行加、减、与、或和数据传递 5 种运算，产生 8 位数据结果、 进位标记 C 和结果为 0 标记 Z。当信号 ALUBUS为 1 时，将运算的数据结果送数据总线 DBUS。 数据 / 地点开关 AD9～ AD0 10 位数据 / 地点开关 AD9～ AD0是双位开关，拨到上面表示 “ 1”，拨到下面表示 “0”。 IV 双端口 RAM 双端口 RAM 由 1 片 IDT7132 及少量附带电路构成，寄存程序和数据。双端口 RAM 是一种 2 个端口可同时进行读、写的储存器， 2 个端口各有独立的储存器地点、数据 总线和读、写控制信号。在 COP-FLY-I 中，双端口储存器的左端口是个真实的读、写端口，用于将数据总线 DBUS上的数写入储存器；右端口设置成只读方式，从右端口 读出的为指令，被送往指令寄存器 IR 。 V 指令寄存器 IR 指令寄存器是 1 片 74273，用于保留从双端口 RAM中读出的指令。 它的输出 IR7 ～ IR4 送往组合逻辑控制器、微程序控制器， IR3 ～IR0 送往 2 选 1 选择器。 VI 程序计数器 PC、地点寄存器 AR和中止地点寄存器 IAR 程序计数器 PC、地点寄存器 AR、中止地点寄存器 IAR 跟时序发生器都集成在时 序小板上的 CPLD内。程序计数器 PC向双端口 RAM的右端口供给储存器地点 PC7～PC0， 可将储存器内的指令读出，拥有 PC复位、自动加 1、 PC和转移偏量相加的功能。 地点寄存器 AR向双端口 RAM的左端口供给储存器地点 AR7～AR0，可将 DBUS上的数据写入储存器，拥有拥有 PC复位、自动加 1 功能。 中止地点寄存器保留中止时的程序地点 PC。 VII 微程序控制器 微程序控制器产生 COP-FLY-I 模型计算机所需的各样控制信号。 它由 5 片 HN58C65组 成，寄存微程序代码。微地点的产生和译码电路也集成在时序小板上的 CPLD内。 VIII 组合逻辑控制器 组合逻辑控制器由 1 片大型可编程器件 EPM1270构成，产生 COP-FLY-I 模型计算机所 需的各样控制信号。该小板也能够由 PC 的 USB口独自供电，独立工作。可实现部分数字电路和 EDA课程的实验。 IX 程序下载电路 为了对 ROM和 RAM芯片实此刻线编程，我们在大板上搁置了一片单片机，经过 PC 上 3 的专用软件，即可实现：下载新的微程序到 ROM，无需编程器；下载新的测试程序代码到RAM，免除手动输入测试程序代码的繁琐