触发器及逻辑电路.pptxVIP

触发器及逻辑电路会计学时序逻辑电路的特点 电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。 下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。13.1 基本触发器R－S 触发器主从J－K 触发器维持阻塞D 触发器双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。特点：1、有两个稳定状态“0”态和“1”态；2、能根据输入信号将触发器置成“0”或“1”态；3、输入信号消失后，被置成的“0”或“1”态能 保存下来，即具有记忆功能。QQ..G1G2RDSD13.1.1 R－S 触发器1. 基本 R－S 触发器两互补输出端正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。反馈线两输入端(1) SD=1，RD = 0Q10Q..G1G210翻转为“0”态RDSD 触发器输出与输入的逻辑关系设触发器原态为“1”态。011001QQ..G1G210RDSD设原态为“0”态触发器保持“0”态不变结论: 不论 触发器原来 为何种状态， 当 SD=1， RD=0时， 将使触发器 置“0”或称 为复位。0110复位01(2) SD=0，RD = 1QQ..G1G2翻转为“1”态01RDSD设原态为“0”态100110QQ..G1G201RDSD设原态为“1”态触发器保持“1”态不变结论: 不论 触发器原来 为何种状态， 当 SD=0， RD=1时， 将使触发器 置“1”或称 为置位。1001置位01(3) SD=1，RD = 1QQ..G1G2保持为“0”态11RDSD设原态为“0”态011010QQ..G1G211RDSD设原态为“1”态触发器保持“1”态不变当 SD=1， RD=1时， 触发器保持 原来的状态， 即触发器具 有保持、记 忆功能。1001(4) SD=0，RD = 0QQ11..G1G21111101100RDSD“1”态当信号SD= RD = 0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。若先翻转10若G1先翻转，则触发器为“0”态功能QSDRDQQ1 0 0置00 1 1置1SDRD1 1不变 保持0 0同时变 1后不确定RD(Reset Direct)-直接置“0”端(复位端)低电平有效SD(Set Direct)-直接置“1”端(置位端)基本 R－S 触发器状态表逻辑符号Q..G1G2SDRDQG3G4SRC2. 可控 RS 触发器基本R-S触发器导引电路时钟脉冲QQ SD，RD 用于预置触发器的初始状态， 工作过程中应处于高电平，对电路工作状态无影响。..G1G2SDRD1111被封锁G3G4被封锁SRC当C=0时 R，S 输入状态 不起作用。 触发器状态不变0QQ..G1G2SDRD11G3G4SRC当 C = 1 时触发器状态由R，S 输入状态决定。触发器的翻转时刻受C控制（C高电平时翻转），而触发器的状态由R，S的状态决定。打开打开1QQ..G1G2SDRD1111G3G4触发器保持原态S0R0C当 C = 1 时触发器状态由R，S 输入状态决定。(1) S=0, R=0打开打开1QQ..触发器置“0”触发器置“1”G1G2SDRD1101G3G4S0R1C(2) S = 0, R= 101(3) S =1, R= 01QQ11..若先翻若先翻G1G2当时钟由 1变 0 后 触发器状态不定11SD001RD111G3G4S1R1C0Q=0Q=1(4) S =1, R= 11逻辑符号QSRQn+1Q0 0QnSDRD0 101 011 1不定S CRQn—时钟到来前触发器的状态Qn+1—时钟到来后触发器的状态可控RS状态表C高电平时触发器状态由R、S确定CSRQn+1Qn0 0S0 10R1 011 1不定不定0QQ不定1例：画出可控 R－S 触发器的输出波形可控 R－S状态表C高电平时触发器状态由R、S确定SRQn+1CQn0 0Q=S 0 10Q=R 1 0 1 1 1 不定存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。克服办法：采用 JK 触发器或 D 触发器Q互补时钟控制主、从触发器不能同时翻转F从 CSRRDSDC F主1 CQQJKC13.1.2 主