操作系统的硬件环境分析.pptxVIP

第二章 操作系统的硬件环境;2.2 中央处理器（CPU）;CPU的构成与基本工作方式;寄存器是指令在CPU内部作处理的过程中暂存数据、地址以及指令信息的存储设备 在计算机的存储系统中它具有最快的访问速度 高速缓存处于CPU和物理内存之间 一般由控制器中的内存管理单元（MMU：Memory Management Unit）管理 访问速度快于内存，低于寄存器 利用程序局部性原理使得高速指令处理和低速内存访问得以匹配，从而提高CPU的效率;处理器中的寄存器;用户可见寄存器;控制和状态寄存器;常见的控制和状态寄存器;指令执行的基本过程（1）;每个指令周期开始时，依据在程序计数器中的指令地址从存储器中取一条指令 在取指完成后根据指令类别自动将程序计数器的值变成下条指令的地址 取到的指令放在指令寄存器（IR）中 处理器解释并执行所要求的动作;5类指令;特权指令和非特权指令;处理器的状态;实例：x86系列处理器;四个级别运行不同类别的程序： R0-运行操作系统核心代码 R1-运行关键设备驱动程序和I/O处理例程 R2-运行其它受保护共享代码，如语言系统运行环境 R3-运行各种用户程序 现有基于x86处理器的操作系统，如UNIX、Linux以及Windows系列大都只用了R0和R3两个特权级别;图：Intel 系列CPU的特权级别;管态和目态的差别;程序状态字PSW;例1:微处理器M68000的程序状态字;CPU状态的转换;思考题;2.3 存储系统;存储器的类型;;只读型的存储器: 只能从其中读取数据，但不能随意用普通方法写入数据（写入数据只能用特殊方法） 称为只读存储器（ROM：Read-Only Memory） 变型：PROM和EPROM PROM：一种可编程只读存储器，使用特殊PROM写入器写入数据 EPROM：用特殊的紫外线光照射此芯片，以“擦去”信息，恢复原来状态，然后使用特殊EPROM写入器写入数据;存储器的层次结构;容量、速度和成本 三个目标不可能同时达到最优，要作权衡 存取速度快，每比特价格高 容量大，每比特价格越低，同时存取速度也越慢 ;解决方案;层次化的存储体系结构;存储访问局部性原理;设计多级存储的体系结构;T1：I级存储器的存取时间 T2：II级存储器的存取时间;思考题;2.4 中断技术;中断机制;什么是中断? 指CPU对系统中或系统外发生???步事件的响应 异步事件是指无一定时序关系的随机发生事件 如外部设备完成数据传输、实时设备出现异常等 “中断”名称源于： 当异步事件发生后，打断了对当前程序的执行 而转去处理该异步事件 直到处理完了后，再转回原程序中断点继续执行;从用户角度看中断;引入中断的目的 解决主机与外设的并行工作问题 提高可靠性 实现多机联系 实现实时控制 特点： 1) 中断是随机的 2) 中断是可恢复的 3) 中断是自动处理的;中断源：引起中断发生的事件 中断寄存器：记录中断 中断字：中断寄存器的内容 系统堆栈:内存中的一块区域，用于保存现场;中断寄存器： 有的计算机中，为了区分和不丢失中断信号 对应每个中断源分别用一固定触发器寄存中断信号 规定值为1时，表示有中断信号，为0时表示无 这些触发器的全体称为中断寄存器 每个触发器称为一个中断位 所以中断寄存器是由若干个中断位组成;中断类型;;;IBM370中的中断;2.4.2 中断系统;中断装置的基本功能;处理器如何发现中断信号？ 处理器的控制部件中设一个能检测中断的机构，称为中断扫描机构 在每条指令执行周期的最后时刻扫描中断寄存器，询问是否有中断信号 若无中断信号，继续执行下一条指令 若有中断，中断硬件就进行中断响应;响应中断 ;;;中断处理过程小结;（4）处理器根据中断源查询中断向量表，获得与该中断相联系的处理程序入口地址，并将PC置成该地址，处理器开始一个新的指令周期，控制转移到中断处理程序 （5）中断处理程序开始工作 （6）中断处理结束时，执行中断返回指令，被中断程序的上下文环境从系统堆栈中被恢复，处理器状态恢复成原来的状态。 （7）PSW和PC被恢复成中断前的值，处理器开始一个新的指令周期，中断处理结束;;;2.4.3 中断的其它问题;中断屏蔽;多个中断的处理;多中断处理第一种策略方法;第二种： 中断按照优先度分级 允许优先级高中断打断优先级低的中断处理过程 这样中断优先级技术将引起中断处理的嵌套 只要合适地定义中断的优先级别 方法一的弊端大都可以克服;;典型的中断处理（1）：I/O中断;典型的中断处理（2）：硬件故障中断;程序指令出错、指令越权或者指令寻址越界而引发 两类处理方法： 只能由操作系统的相关扩展功能模块完成 多为程序试图作不能做的操作引起的系统保护 如访问合法的、但不在内存虚