【设计】FPGA设计实验指导书.docxVIP

FPGA设计实验指导书 - - - - - -精品可编辑word学习资料 gX8R9C4Z1J2 — — hY7R9V10L4M3 — — lS9U8O9U7G8 《FPGA 设计》试验指导书 |精. |品. |可. |编. |辑. |学. |习. |资. |料. * | * | * | * | |欢. |迎. |下. |载. 精品word学习资料可编辑 名师归纳总结——欢迎下载 安全操作留意事项 1、接插下载电缆前，请务必关闭开发板开关，防止损坏下载电缆或试验箱器件； 2、操作过程中应防止静电，手指不行以接触开发板的扩展口引脚； 3、保持试验室干净； 4、当心轻放，防止不必要的硬件损耗或者人身受伤； |精. |品. |可. |编. |辑. |学. |习. |资. |料. * | * | * | * | |欢. |迎. |下. |载. 精品word学习资料可编辑 名师归纳总结——欢迎下载 试验一 Quartus ii 软件的操作使用 一、试验目的 1、熟识 Quartus II 软件的使用； 2、把握用原理图输入法和硬件描述语言（ Verilog HDL ）两种方法来设计规律电路； 3、通过电路的仿真及验证，进一步明白 2 选 1 多路挑选器的功能； 精品word学习资料可编辑 名师归纳总结——欢迎下载 |精. |品. |可. |编. |辑. |学. |习. |资. |料. * | * | * | * | |欢. |迎. |下. |载.  二、试验内容 1、用原理图输入法来设计 2 选 1 多路挑选器 图 1-1 2 选 1 多路挑选器原理图2、用 Verilog HDL 硬件描述语言来设计数据挑选器三、试验仪器、设备及材料电脑、 EDA 软件、试验箱、下载电缆；四、试验原理2选1多路挑选器的 RTL图及真值表如图 图 1-1 2 选 1 多路挑选器原理图 2、用 Verilog HDL 硬件描述语言来设计数据挑选器 三、试验仪器、设备及材料 电脑、 EDA 软件、试验箱、下载电缆； 四、试验原理 2选1多路挑选器的 RTL图及真值表如图 1-2及表1-1所示； 精品word学习资料可编辑 名师归纳总结——欢迎下载 图 1-2 2 选 1 多路挑选器的 RTL 图 精品word学习资料可编辑 名师归纳总结——欢迎下载 表 1-1 表 1-1 2 选 1 多路挑选器的真值表 挑选输入 sl 输出 out a b 五、重点、难点 本试验技术重点在于懂得 2 选 1 多路挑选器的功能后， 用原理图输入法和硬件描述语言（ Verilog HDL ）两种方法来设计该规律电路； 六、试验步骤 （一）原理图输入法的设计步骤： 进入 Windows 操作系统，双击 Quartus II 图标，启动软件；1、单击 File \ New Project Wizard 菜单，输入文件名路径与设计项目的名字 mux21a，点击 finish, 建立设计项目； |品. |可. |编. |辑. |学. |习. |资. |料. * | * | * | * | |欢. |迎. |下. |载. 点击 Assignment \ Device 菜单，挑选器件（本设计选用 cyclone 系列的 EP4CE6E22C8）； 精品word学习资料可编辑 名师归纳总结——欢迎下载 |精. |品. |可. |编. |辑. |学. |习. |资. |料. * | * | * | * | |欢. |迎. |下. |载. 2、启动菜单 File \ New ，挑选 Block Diagram/Schematic File，点 OK，启动原理图编辑器； 画出图 1-1（在原理图空白处双击，会显现元件挑选对话框，在 name 处输入元件名，点 OK 完成元件放置；把鼠标移到元件引脚邻近，就鼠标光标自动由箭头变为十字，按住鼠标右键拖动，即可画出连线） ；默认存盘名为 mux21a，保 精品word学习资料可编辑 名师归纳总结——欢迎下载 存； 图 1-1 图 1-1 mux21a 原理图 项目导航栏内容如下（依次为层次标签、文件标签、设计单元标签） ； 选用的 FPGA 器件型号， 双击可修改 项目名称 3、综合和分析 点击菜单栏上分析和综合红色箭头所指的工具图标， 可以为下一步功能仿真 作预备（留意功能仿真需要产生网表文件） ； |品. |可. |编. |辑. |学. |习. |资. |料. * | * | * | * | |欢. |迎. |下. |载. 上图快捷工具栏中主要用到的快捷操作按钮英文含义如下： Project navigator 项目导航； Device 器件挑选； Setting 环境设置； Pin planner 引脚锁定； Start compilati