EDA与VHDL断改错题集.pdfVIP

一、 判断对错 ( 并改正 ) 1、CONSTANT T2：std_logic = ’ 0 ’; （ 错 ） 改正：把 = 换为 := 。 2 、若某变量被定义为数值型变量，未赋初始值时默认值为‘ 0’。 （ 错 ） 改正：把‘ 0 ’的单引号去掉。 3 、在结构体中定义一个全局变量（ VARIABLES），可以在所有进程中使用。 （ 错 ） 改正： “变量（VARIABLES）”改为“信号” 。 4 、语句 type wr is (wr0,wr1,wr2,wr3,wr4,wr5); 定义了一个状态机变量 wr ， 可以直接对 wr 赋值。 （ 错 ） 改正：语句 type wr is (wr0,wr1,wr2,wr3,wr4,wr5); 定义了一个状态 机类型 wr ，需要定义一个该类型的对象，才可以对该对象赋值。 5 、进程语句中，不管在何时， process 语句后面必须列出敏感信号 （ × ） 包含 wait 语句的进程语句可不列出敏感信号。 6 、VHDL语言与计算机 C 语言的没有差别。 （ × ） 运行的基础 – 计算机语言是在 CPU＋RAM构建的平台上运行 – VHDL设计的结果是由具体的逻辑、触发器组成的数字电路 执行方式 – 计算机语言基本上以串行的方式执行 – VHDL在总体上是以并行方式工作 验证方式 – 计算机语言主要关注于变量值的变化 – VHDL要实现严格的时序逻辑关系 7 、在结构体中定义一个全局变量（ VARIABLES），可以在所有进程中使用。 （ × ） “变量（ VARIABLES）”改为“信号” 。 8 、Moore 状态机输出只是状态机当前状态的函数， Mealy 状态机输出为有限状态机当前值和 输入值的函数 （ √ ） 9 、传统的系统硬件设计方法是采用 自上而下（ top down ）的 设计方法，利用硬件描述语言 （HDL）的硬件电路设计方法采用自下而上 （bottom up）的设计方法。 （ × ） 传统的系统硬件设计方法是采用 自下而上 （bottom up）的设计方法， 利用硬件描述语言 （HDL） 的硬件电路设计方法采用 自上而下（ top down ）的设计方法 10、VHDL可以采用层次化的设计，一个高层的结构体中可以调用低层的实体 （ √ ） 11、一个 VHAL程序中仅能使用一个进程（ process ）语句。 （ × ） 可以使用多个进程语句。 12、VHDL语言的预算操作包括了逻辑运算符、关系运算符、乘法运算符等，它们三者的优 先级是相同的。 （ × ） 逻辑运算符 关系运算符 乘法运算 二．改错题 1. 已知 sel 为 STD_LOGIC_VECTOR(1DOWNTO0) 类型的信号， 而 a 、b、c 、d、q 均为 STD_LOGIC 类型的信号，请判断下面给出的 CASE语句程序片段： CASE sel IS WHEN“00 ”=q=a； WHEN“01 ”=q=b； WHEN“10”=q=c； WHEN“11”=q=d； END CASE； 答案： CASE语句缺“ WHEN OTHERS”语句。 2. 已