电子技术第11讲触发器寄存器.pptxVIP

第11讲第21章 时序逻辑电路21.1 双稳态触发器 R-S触发器 D触发器 JK触发器21.2 寄存器第21章 触发器和时序逻辑电路 双稳态触发器触发器单稳态触发器无稳态触发器触发器类型RS触发器JK触发器按功能D触发器T触发器主从触发器按结构维阻触发器第21章 触发器和时序逻辑电路 QQQ, Q 输出端 RDSDRD— RESET直接复位端SD— SET直接置位端21.1 双稳态触发器21.1.1 R-S触发器1. 基本的R-S触发器组成：用2个与非门(或或非门)构成QSDRD 0 1 0 1(复位) 1 0 1 0(置位) 0 0保持原状? 1 1不确定?QQQRDSDRD=0同时SD=1时, Q=0。故RD称为复位端,或称为清0端基本R-S触发器真值表100110QSDRD 0 1 0 1(复位) 1 0 1 0(置位) 0 0保持原状? 1 1不确定?QQQRDSDSD=0同时RD=1时, Q=1。故SD称为置位端,或称为置1端R-S触发器真值表011010QSDRD 0 1 0 1(复位) 1 0 1 0(置位) 0 0保持原状? 1 1不确定?QQQ? 指RD、SD从01或10变成11时,输出端状态不变RDSDR-S触发器真值表101110QSDRD 0 1 0 1(复位) 1 0 1 0(置位) 0 0保持原状? 1 1不确定?QQQ? 指RD、SD同时从11变成00时, 输出端状态不定RDSDR-S触发器真值SDRD011 0 1 0 1(复位) 1 0 1 0(置位) 0 0保持原状? 1 1不确定?011QQQQQ设计电路时此种情况应避免? 指RD、SD同时从11变成00时, 输出端状态不定11RDRDSDSD即Q、Q可能是01,也可能是10。010111R-S触发器真值表0000(1) 具有两个稳态（Q=0,Q=1或Q=1,Q=0）, 称为双稳态触发器。R-S 触发器特点:(2) 可触发使之翻转 （使RD、SD之一为1时可翻转）。(3) 具有记忆功能（RD、SD都为0时，保持原来状态）。QQSDRD+5V+5V4.7k?4.7k?KR-S触发器应用举例:单脉冲发生器QQSDRD+5V+5V4.7k?4.7k?KR-S触发器应用举例:单脉冲发生器QQQQtSDRD+5V+5V4.7k?4.7k?KR-S触发器应用举例:单脉冲发生器负脉冲正脉冲QCP S R Q n+1说明 1 0 1 0 清0 1 1 0 1 置1 1 0 0 Qn 保持 1 1 1 不定 避免 0? ? Qn保持QRDSDRCPSCP: 时钟脉冲(Clock Pulse) 2. 时钟控制电平触发的R-S触发器（可控RS触发器）触发器功能表R、S控制端CP S R Q n+1说明 1 0 1 0 清0 1 1 0 1 置1 1 0 0 Qn 保持 1 1 1 不定 避免 0? ? Qn保持状态表达式： Qn+1=S+RQn SR＝0 触发器功能表CP S R Q n+1说明 1 0 1 0 清0 1 1 0 1 置1 1 0 0 Qn 保持 1 1 1 不定 避免 0? ? Qn保持时钟控制电平触发的R-S触发器(续)时钟控制 —只有CP=1时，输出端状态才能改变电平触发— 在CP=1时，控制端R、S的电平（1或0）发生变化时，输出端状态才改变用途: D触发器和J-K触发器的内部电路QCP S R Q n+1说明 11 0 1 置1 10 1 0 清0 1 0 0 Qn 保持 1 1 1 不定 避免 0Qn保持QRDSD1RSCP21.1.3 D触发器1. 时钟控制电平触发的D触发器其他两种情况不会出现D 功能表 CP D Q n+1 1 0 0 1 1 1 0 Q nQQ