电子电工综合实验报告.docx

. . . . 电工电子综合试验 ——数字计时器实验报告 学 号： 姓 名： 学 院： 专 业：通信工程 目录 一，实验目的及要求二，设计容简介 四，电路工作原理简述 三，设计电路总体原理框图 五，各单元电路原理及逻辑设计 脉冲发生电路 计时电路和显示电路 报时电路 较分电路 六 引脚图及真值表 . . 七 收获体会及建议八 设计参考资料 一，实验目的及要求 1， 掌握常见集成电路实现单元电路的设计过程。 2， 了解各单元再次组合新单元的方法。 3， 应用所学知识设计可以实现 00’ 00”— 59’ 59”的可整点报时的数字计时器 二，设计容简介： 1， 设计实现信号源的单元电路。 （ F 1 1Hz , F 2 2 Hz, F 3 500 Hz, F 4 1KHz ） 2， 设计实现 00’ 00”— 59’ 59”计时器单元电路。 3， 设计实现快速校分单元电路。含防抖动电路（开关 k1, 频率 F2, 校分时秒计时器停止） 。 4， 加入任意时刻复位单元电路（开关 K2）。 5， 设计实现整点报时单元电路（产生 59’ 53” ,59 ’ 55” ,59 ’ 57”, 三低音频率 F3,59 ’ 59”一高音频率 F4）。 三，设计电路总体原理框图 设计框图： 四，电路工作原理简述 电路由振荡器电路、分频器、计数器、译码器、显示器、校时电路和报时电路组成。振荡器 产生的脉冲信号经过十二级分频器作为秒脉冲， 秒脉冲送入计数器， 计数器通过“时”、“分”、“秒” 译码器显示时间， 将分秒计时器分开， 加入快速校分电路与防抖动电路，并控制秒计 时器停止工作。较分电路实现对“分”上数值的控制，而不受秒十位是否进位的影响，在 时器停止工作。较分电路实现对“分”上数值的控制，而不受秒十位是否进位的影响，在 60 进制控制上加入任意时刻复位电路。报时电路通过 1kHz 或 2kHz 的信号和要报时的时间信号进行 “与” 的运算来实现的顶点报时的， 通过两个不同频率的脉冲信号使得在不同的时 间发出不同的声响。 五，各单元电路原理及逻辑设计 （ 1） 脉冲发生电路 脉冲信号发生电路是危机时期提供技术脉冲，此次实验要求产生 NE555集成电路和 率为后面电路使用。 CD4040构成。 555 定时器用来构成多谐振荡器， 1HZ 的脉冲信号。用 CD4040产生几种频 实验电路如下（自激多谐振荡电路 , 周期矩形波发生电路） 震荡周期 T=0.695(R1+2*R2)C ，其中 R1=1KΩ，R2=3KΩ，C=0.047uf ， 计 算 T=228.67*10 -6 s ， f=4373.4Hz 产生的脉冲频率为 4KHz, 脉冲信号发生电路 和 CD4040连接成如图所示的电路，则从 Q12 输出端可以得到 2 分频信号 F1, 即 1Hz 的 信 12 号， Q11 可以得到 F2 即 2Hz 的信号提供给 D 触发器 CP和校分信号， Q3 输出分频信号 500Hz， Q2 输出 1KHz提供给报时电路 二，秒计时电路 应用 CD4518及 74LS00 可以设计该电路， CD4518是异步清零，所以在进行分和秒十位计数 的时候，需要进行清零，而在个位计数的时候不需要清零。所以 Cr2=2QcQb,Cr4=4Qc4QB。当秒个位为 1001 时，秒十位要实现进位，此时需要 EN2=1Qd，同理分的个位时钟 EN3=2Qc，分十位时钟端 EN4=3Qd。因此，六十进制计数器逻辑电路如下图所示 清零信号 清零信号 清零信号 清零 F1=1HZ 清零信号 校分保持秒位信号 三，译码器显示电路 由 CD45112的逻辑功能表可以知道，将 CD4511的输出端的信号接入双字共阴显示器对应的 引脚即可显示我们所需要的数字。 接入电阻为了防止电流过大而烧坏数码管。 可以悬空显示 器的小数点引脚，此次实验不显示小数点，电路如下图 四，控制电路 1，校分电路 校分电路是用来对分计数器的快速校分， 此时， 分计数器不受秒进位的影响， 秒计数器可保持。 D触发器是上升沿触发的，其他时刻则保持不变，可以构成防颤抖电路。校分电路如下 图： 秒计时器十位进 秒计时器十位进 位 F2=2HZ 校分开关 分计时器个位时钟端 秒计时器个位时钟端 2，复位电路 采用触发器对清零电路实现防抖动。电路图如下 18， 正常状态下，开关处于高电平的时候 电路工作，处于低电平的时候， Q输出为低电平，利用计时电路对秒和分的十位清零。输出 Q’输出高电平的时候， CD4518接收清零信号，对秒和分的个位进行清零 分 秒十位清零端 F2=2HZ 分 秒个位清零端 清零开关 五，报时电路 根据要求，电路实现整点报时单元电路（产生 59’53” ,59