数字电子技术6章.pptxVIP

第6章 时序逻辑电路;6.1 概 述;2、时序电路逻辑功能的表示方法;举例分析：串行加法器的电路;3、时序电路的分类;6.2 时序逻辑电路的分析方法;6.2.1 同步时序逻辑电路的分析方法;例： 分析时序逻辑电路的逻辑功能。写出它的驱动方程、状态方程和输出方程。FF1、FF2、FF3是主从结构的TTL触发器，下降沿动作，输入端悬空时和逻辑1状态等效。;2.将驱动方程代入特性方程中，得到状态方程。;3.根据逻辑图写出输出方程。;通过以上三种方程，能够描述逻辑功能。但不直观。 把电路在时钟作用下状态转换??全部过程求出来，可以直观的显示逻辑功能。 方法：状态转换表、状态转换图、时序表;一、状态转换表;例：求出上例的状态转换表。; 将结果作为新的初态Q3Q2Q1=001，继续进行计算。;计算的结果依次为 000→001 →010 →011 →100 →101 →110;状态转换表;0;二、状态转换图;状态转换图;三、状态机流程图(SM图);判断框; 当电路进入S1状态后，输出Y1、Y2等于1，若这时A=1、B=0，则输出Y4也等于1，下一个CLK到达时，电路转向出口2所指向的次态。若这时A=B=1，则Y4=0，下一个CLK到达时，电路转向出口3所指向的次态。若这时A=0，则Y3等于1，Y4等于0，下一个CLK到达时，电路转向出口1所指向的次态。; S0到S5状态输出均为0，S6、S7状态输出为1，它们的次态都是S0。;四、时序图;电路图;例;2;3;4;5;例;2;3;4;米利型电路;D触发器的特性方程为：;状态转换表;SM图;作业(四)： P300 题：5.1;本节小结;6.3 寄存器和移位寄存器; 在数字电路中，用来存放二进制数据或代码的电路称为寄存器。;一、单拍工作方式基本寄存器;二、双拍工作方式基本寄存器;集成寄存器举例1：74LS75;集成寄存器举例2：74HC175;74HC175工作波形;6.3.2 移位寄存器;; 硬件机理：因为从CLK上升沿到达开始到输出端新状态的建立需要经过一段传输延迟时间，所以当CLK的上升沿同时作用于所有的触发器时，它们输入端(D端)的状态还没有改变。于是FF1按Q0原来的状态翻转，FF2按Q1原来的状态翻转，FF3按Q2原来的状态翻转。同时，加到寄存器输入端DI的代码存入FF0。总的效果相当于移位寄存器里原有的代码依次右移了一位。;;;也可以用JK触发器构成;（1）单向移位寄存器中的数码，在CLK脉冲操作下，可以依次右移或左移。;二、双向移位寄存器(74LS194A); 以第2位触发器FF1为例进行分析（了解）;(1)74LS194A：;扩展应用：2片194A实现8位双向移位寄存器;组成8位并行加法器;解: 思路:按时间分析;作业(四)： P302 题：5.7;本节小结：;6.4 计数器;6.4.1 概述; 74190是单时钟(只有一个时钟信号输入端)集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。;进 制;一、4位集成二进制同步加法计数器74LS161/163;74LS161逻辑功能表;　　当RD=LD=EP=ET=1，并且CLK=CLK↑时，计数器才开始加法计数，实现计数功能。电路为四位二进制加法计数器。在CLK脉冲作用下，电路按自然二进制递加，即由0000→0001→…→1111。当计到1111时，进位输出端CO送出进位信号，即CO=Q3Q2Q1Q0=1。;三、集成十进制同步加/减可逆计数器74190/191;74LS191逻辑功能表;4位集成二进制同步可逆计数器74LS193;类型;类型;类型; 类型;部分常用MSI计数器的型号及基本特性; 任意进制计数器只能用已有的计数器芯片通过外电路的不同连接方式实现，即用组合电路产生复位、置位信号得到任意进制计数器。; 1、用异步置零端或异步置数端归零构成M进制计数器; 1.利用异步置零端/置数端归零，跳过多余状态，实现任意进制计数。;;用74LS163来构成一个十二进制计数器。(同步置数同步清零);SN-M＝S16-12＝S4＝0100;用74LS161来构成一个七进制计数器。(异步清零同步置数);SN-M＝S16-7＝S9＝1001;试用一片4位二进制计数器74LS193组成6进制加法计数器。（加减可控双时钟、异步置零异步置数）;提高归零可靠性的方法;(1) M=M1 × M2 (M1≤N、M2≤N)，即M可分解为M1 ×M2 ，可采用串行进位方式/并行进位方式。 ;例：试用两片同步十进制计数器接成百进制计数器。; 在M1、M2不等于M时，可以先将两个M进制计数器分别接成M1计数器