H.264视频编码器在DSP上的实现与优化(精).docVIP

H.264视频编码器在DSP上的实现与优化(精) H.264视频编码器在DSP上的实现与优化(精) PAGE / NUMPAGES H.264视频编码器在DSP上的实现与优化(精) H.264 视频编码器在 DSP上的实现与优 化 摘要：在 DM642EVM平台上实现了 H.264 视频编码器，并从内存分配、 Cache优化、代码优化以及汇编程序级优化等几个方面对编码器进行了优化。实验结果 表明，优化后的编码器能保持较高的图象质量和压缩效率，并具有较好的实时 性能。 1 引言 H.264/AVC是 ITU-T 视频编码专家组和 ISO/IEC 运动图象专家组 联合提出的新一代视频编码标准。在相同的条件下，与 MPEG-、1MPEG-、2 H.263、MPEG-4等标准相比， H.264/AVC 能够减少 50%的码流。但是， H.264 的高编 摘要：在 DM642EVM平台上实现了 H.264 视频编码器 ，并从内存分配、 Cache优化、代码优化以及汇编程序级优化等几个方面对编码器进行了优化。实验结果 表明，优化后的编码器能保持较高的图象质量和压缩效率，并具有较好的实时性能。 1 引言 H.264/AVC 是 ITU-T 视频编码专家组和 ISO/IEC 运动图象专家组联合提出的新 一代视频编码标准。在相同的条件下，与 MPEG-、1MPEG-、2 H.263、MPEG-4等 标准相比， H.264/AVC能够减少 50%的码流。但是， H.264 的高编码效率是以高 运算量和高复杂度为代价的。 本文采用具有较高运算速度和较强数据处理能力的 DM642 EVM作为 H.264 视频 编码器实现和优化的 DSP硬件平台，实现了 H.264 视频编码算法，并对算法程 序进行了综合优化。实验结果表明，经过优化的 H.264 视频编码器能保持较高 的图象质量和压缩效率，并具有较好的实时性能。 2 H.264 视频编码技术及 DM642 EVM开发平台 2.1 H264 视频编码技术 H.264 压缩算法采用与 H.263 和 MPEG-4类似的基于块的混和编码方法，采用帧 内 (Intra) 和帧间 (Inter) 两种编码模式。为了提高编码效率、压缩比和图象质量， H.264 采用了许多新的编码技术，这些技术主要有： H.264 标准压缩系统由视频编码层 (VCL， Video Coding Layer) 和网络抽象层 (NAL， Network Abstrac ti on Layer) 两部分组成。 ⑵ H.264 采用帧内预测，昀大程度地减少图象的空间冗余信息。 H.264 的帧间预测采用多帧参考帧（参考的个数为 1～5）、高精度的内插算法 ( 包括 1/4 和 1/8 精度 ) 、多种变形搜索块等新的方法，在很大程度上提高运动估计与补偿的效率。 1/4 、 1/8 象素精度的亚象素运动估计：对于 QCIF视频格式使用 1/4 象素精度预测方式，对于 CIF 视频格式使用 1/8 象素精度预测方法。 ⑸ 残差图象的 4x4 整数 DCT变换技术，逆变换过程中没有匹配错误问题。 ⑹ 新的环路 滤波技术及熵编码技术等。 2.2 DM642 EVM开发平台  DM642 EVM是 TI 推出的一款专门面向多媒体应用的开发平台 , 板上资源包括： DM642CPU芯片、 4M×64bit 同步动态存储器 (SDRAM)、4M×8bit FLASH存储器和 一路视频编码和两路视频解码等，其结构如图 1 所示。 DM642基于 C64X内核，主频高达 600MHz，采用超长指令字 (VLIW) 结构，每个指令周期可并行处理 8 条 32 位的指令，处理能力达 4800MIPS；片上内存采用二级缓存 Cache 结构， L1 由 16KB的数据 Cache L1D 和 16KB的程序 Cache L1P 组成， 256KB的 L2 可配置 成 SRAM或 Cache，大幅度提高了程序的运行性能；片内 64 位的 EMIF(External MemoryInterface) 接口可以与 SDRAM、Flash 等存储器件无缝连接，极大地方便了大量数据的搬移； DM642包括了 3 个专用的视频端口 ( VP0～VP2) ，用于接 收、处理视频数据，提高了整个系统的性能； DM642自带的 EMAC口以及从 EMIF 口扩展出来的 ATA口，还为处理完成后产生的海量数据提供了存储通道。因此，实现 H.264 的视频算法，高性能的 DM642 EVM是一个理想的硬件平台。 3 H.264 视频编码器的实现与优化 3.1 编码器的实现 H.264 视频编码器的实现有多种方法，不过大部分都是进行移植、优化的操 作。 H.264 代码要在