本通路图中运算器单元由算术逻辑运算单元参照.pdfVIP

本通路图中运算器单元由算术逻辑运算单元（ ALU ）、两个字长 的工作暂存器 DR1 和 DR2 及一个 8 位的输出三态门组成。其中 ALU 是由两片 74LS181 以并-串型构成的 8 位字长的算术逻辑运 算单元。运算器的输出经过一个三态门（ 74LS245 ）和数据总线 相连， 运算器的两个数据输入端分别由二个锁存器锁存， 锁存器 的输入连至数据总线，数据开关 ( “INPUT DEVICE ”)用来给出 参与运算的数据， 并经过一三态门 （74LS245 ）和数据总线相连， 数据显示灯 ( “BUS UNIT ”) 已和数据总线相连，用来显示数据 总线内容。两个芯片的控制端 S3、S2、S1、S0、M 相应的控制 信号相互并到一起由排针引出至外部。 74LS