编码译码器及简单应用.docx

南通大学计算机科学与技术学院 计算机数字逻辑设计 实验报告书 实 验 名 班 级 姓 名 指导教师 日 期 编码/译码器及简单应用 计嵌 151 王志宏 顾晖 2016.11.2 - 1 - / 11 一、实验目的 ................................ 1 二、实验用器件和仪表 ........................ 1 三、实验内容 ................................ 1 四、实验接线图及实验结果 .................. 1 五、实验数据处理及总结 ..................... 9 - 1 - / 11 一、实验目的 1、熟悉集成编码器的逻辑功能及测试方法。 2、熟悉集成译码器的逻辑功能及测试方法。 3、学会用显示译码器进行逻辑设计。 二、实验用器件和仪表 1、 3-8 译码器 74LS138 2、七段显示译码器 74LS48 3、优先编码器 74HC148 1 片 1 片 1 片 4、单色七段数码管 7SEG-COM-CATHODE 5、多路拨码开关 DIPSW、独立电阻网络 RES16DIPIS 6、逻辑调试元件 三、实验内容 1、观察测量译码器工作的真值表，总结其输入和输出之间的逻辑关系 2、设计实现七段显示译码器与数码管配合工作 3、观察记录优先编码器的工作结果，分析优先编码器的工作原理 四、实验接线图及实验结果 1、 74LS138 译码器的工作测量。 芯片工作原理： (1) 当选通端 E1 为高电平，另两个选通端 E2 和 E3 为低电平时，芯片 使能。 将地址端（ C、 B、 A）的二进制编码在 Y0 至 Y7 对应的输出端以低电平译出。比 如： CBA=110 时，则 Y6 输出低电平信号。 (2) 利用 E1、 E2 和 E3 可方便的级联扩展成 (3) 若将选通端中的一个作为数据输入端时， 如图 4.1 。 16 线译码器、 32 线译码器。 74LS138 还可作数据分配器。 逻辑关系接线图 图 4.1 测试 74LS138 逻辑关系接线图 1 / 11 观测并记录 74LS138 的输出状态 E1(G1) 0 1 1 1 1 1 1 1 1 1 1 使能 E2(G2B) X X 1 输入 E3(G2A) X 1 X 选择 A B X X X X X X 输出 C Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 X 1 1 1 1 1 1 1 1 X 1 1 1 1 1 1 1 1 X 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 2 / 11 (2)16 线译码器 3 / 11 32 线译码器 2、数码管与字形译码器 7448 电路接线如图 4.2 ，记录观察结果到表 4.2 。总结出现字形 乱码的原因。 图 4.2 D 1 1 数码管接线 输入 C B A QG QF QE 4 / 11 输出 QD QC QB QA 字形 0 1 2 3 4 5 6 7 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 0 1 0 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 0 1 1 0 1 0 0 0 1 1 1 0 1 0 1 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 熄灭 5 / 11 6 / 11