计算机组成原理实验指导书.doc

. . . . 实验一 8 位算术逻辑运算实验 一、实验目的 1、掌握算术逻辑运算器单元 ALU（ 74LS181）的工作原理 。 2、掌握简单运算器的数据传送通路组成原理 。 3、验证算术逻辑运算功能发生器 74LSl8l 的组合功能 。 4、按给定数据 ，完成实验指导书中的算术 ／逻辑运算 。 二、实验内容 1、实验原理 实验中所用的运算器数据通路如图 1.1 所示 。其中运算器由两片 74LS181 以并／串形成 8 位字长的 ALU 构成 。运算器的输出经过一个三态门 74LS245 （U33 ）到 ALUO1 插座，实验时用 8 芯排线和内部数据总线 BUSD0~D7 插座 BUSl~6 中的任一个相连，内部数据总线通过 LZDO ～LZD7 显示灯显示 ；运算器的两个数据输入端分别由二个锁存器 74LS273（U29 、 U30 ）锁存，两个锁存器的输入并联后连至插座ALUBUS，实验时通过 8 芯排线连至外部数据总线 EXD0~D7 插座 EXJl～ EXJ3 中的任一个；参与运算的数据来自于 8 位数据开并 KD0~KD7 ，并经过一三态门 74LS245 （U51）直接连至外部数据总线 EXD0~EXD7，通过数据开关输入的数据由 LD0~LD7 显示 。 图 1.1 中算术逻辑运算功能发生器 74LS18l（U3l 、U32 ）的功能控制信号 S3、 S2、Sl、 S0、CN、 M 并行相连后连至 SJ2插座，实验时通过 6 芯排线连至 6 位功能开关插座 UJ2，以手动方式用二进制开关 S3、S2、 S1、 S0、 CN、M 来模拟 74LSl8l （ U31 、 U32 ）的功能控制信号 S3、 S2、 S1、 S0、 CN 、 M ；其它电平控制信号LDDRl、 LDDR2、ALUB’、SWB’以手动方式用二进制开关 LDDRl、 LDDR2、ALUB、 SWB 来模拟 ，这几个信号有自动和手动两种方式产生 ，通过跳线器切换 ，其中 ALUB’、SWB’为低电平有效 ， LDDRl、 LDDR2 为高电平有效 。 另有信号 T4 为脉冲信号 ，在手动方式下进行实验时 ，只需将跳线器 J23 上 T4 与手动脉冲发生开关的输出端 SD 相连，按动手动脉冲开关 ，即可获得实验所需的 单脉冲。 2 、实验接线 .下载可编辑 . . . . . 本实验用到 4 个主要模块 ： 1）低 8 位运算器模块 2）数据输入并显示模块 3）数据总线显示模块 4）功能开关模块 （借用微地址输入模块 ）。根据实验原理详细接线如下 ： 1） ALUBUS 连 EXJ3； 2） ALU01 连 BUSl； 3） SJ2 连 UJ2； 4）跳线器 J23 上 T4 连 SD； 5） LDDRl、 LDDR2、ALUB、SWB 四个跳线器拨在左边 (手动方式 )； 6） AR 跳线器拨在左边 ，同时开关 AR 拨在 “1”电平 。 、实验步骤 1）连接线路 ，仔细查线无误后 ，接通电源 。 2）用二进制数码开关 KD0～KD7 向 DRl 和 DR2 寄存器置数 。 方法：关闭 ALU4 输出三态门 (ALUB’=1) ，开启输入三态门 (SWB’=0) ，输入脉冲 T4 按手动脉冲发生按钮产生 。设置数据开关具体操作步骤图示如下 ： LDDR1=1 ALUB=1 LDDR2=0 T4= KD7 ～KD0 SWB= 0 数据存入寄存 数据开关置数 开输入三态门 器 DR1LDDR1=0 ALUB=1 LDDR2=1 T4= KD7 ～ KD0 SWB= 0 数据存入寄存 数据开关置数 开输入三态门 器 DR2 说LDDRl 、LDDR2、 ALUB’、SWB’四个信号电平由对应的开关 LDDRl、 LDDR2、ALUB、SWB 给出，拨在上面为 “1”，拨在下面为 “0”，电平值由对应的显示 灯显示，T4 由手动脉冲开关给出 。 （ 3）检验 DRl 和 DR2 中存入的数据是否正确 ，利用算术逻辑运算功能发生器 74LSl 8l 的逻辑功能进行验算 ，即 M=1 。 具体操作如下 ：关闭数据输入三态门 .下载可编辑 . . . . . SWB’=1 ，打开 ALU 输出三态门 ALUB’=0 ，当置 S3、 S2、 S1、S0、M 为 11111 时，总线指示灯显示 DR1 中的数，而置成 10101 时总线指示灯显示 DR2 中的数 （ 4）验证 74LSl81 的算术运算和逻辑运算功能 （采用正逻辑 ） 在给定 DRl＝35 、DR2=48 的情况下 ，改变算术逻辑运算功能发生器的功能设置，观察运算器的输出 ，填入实验报告表中 ，并和理论分析进行比较 、验证。 三、实