电气课件单片机第06章简化.pptx

10/31/2020;10/31/2020;10/31/2020;10/31/2020;10/31/2020;5.1 外部总线的扩展 ;;地址总线：P0－低8位 P2－高8位 数据总线：P0 控制总线：RD、WR、 ALE、 PSEN (读、写、地址锁存允许、 外程序存储器读选通）; (1) 系统的扩展一般有以下几方面的内容： ① 外部程序存储器的扩展。 ② 外部数据存储器的扩展。 ③ 输入/输出接口的扩展。 ④ 管理功能器件的扩展(如定时器/计数器、键盘/显示器、中断优先级编码器等)。 ; (2) 系统扩展的基本方法：;;单向驱动器74LS244;双向驱动器74LS245;单向驱动器74LS244作地址总线驱动器 双向驱动器74LS245作数据总线驱动器;5.2 程序存储器的扩展;;;;二.地址锁存器;;2、8D锁存器74LS373; 74LS373用作地址锁存器 ;3、具体使用连接图如下图所示：;1.EPROM芯片介绍 ;;; 以上四种型号EPROM芯片都为28脚双列直插封装（DIP28），单一的+5V工作电源。??引脚的功能如下： A0~A15为16根地址线；O0~O7为数据输出线；CE为片选信号；OE为数据输出允许信号；PGM为编程脉冲输入端；VPP为编程电源；VCC为主电源；GND为主电源地。;10/31/2020;10/31/2020;10/31/2020;;（2）使用多片EPROM扩展外部程序存储器; ;; 单片机用于“选片”的高位地址线（即存储器芯片未用完的地址线）若一根连接一片存储器芯片的片选端，这样每一条高位地址线可选中两片存储器芯片，这种方法称之为线选法，其特点是译码电路简单、有地址重叠区。;; 单片机用于“选片”的高位地址线（即存储器芯片未用完的地址线）全部用译码器或门电路进行译码，再把译码器输出的信号和存储器芯片的片选信号端相连 ，称为全译码法,其特点是译码电路复杂，每片存储器芯片地址是唯一确定的，不存在地址重叠;; 单片机用于“选片”的高位地址线（即存储器芯片未用完的地址线）某几根用译码器或门电路进行译码，再把译码器输出的信号和存储器芯片的片选信号端相连 ，称为局部译码法 ,其特点是译码电路较为复杂，每片存储器芯片地址区间不唯一，有地址重叠。 ;四.E2PROM芯片接口 ;;6.3 外部数据存储器的扩展;; 当MCS-51系列单片机对外部数据存储器进行读或写操作时，P2口输出外???RAM高8位地址信息。P0口分时传送外部RAM低8位地址信息和8位的数据信息，当ALE控制信号由低变高后，P0口送出低8位地址信息然后利用ALE控制信号由高变低的下降沿将低8位地址信息锁存至外部地址锁存器，最后P0口变为输入或输出，配合WR或RD控制线的有效状态，CPU完成对选通的外部RAM进行写或读操作。;二.静态RAM芯片接口; 以上静态RAM芯片都为28脚或32脚双列直插封装，采用CMOS工艺制造，单一的+5V工作电源。各引脚的功能如下： A0~A15为16根地址线；I/O0~I/O7为数据输出线；CE为片选信号；WE为写允许线；OE为数据输出允许信号；VCC为主电源；GND为主电源地。;2. 具体应用 ;（2）多片静态RAM扩展外部数据存储器（局部译码法） ;;三.兼有EPROM和RAM存储器的接口 ;四.数据存储器的掉电保护 ;1.简单的掉电保护电路;2.实用的掉电保护电路;;5.4 并行输入输出口的扩展;;I/O端口地址和存储器统一编址方式;;二.用可编程芯片扩展并行I/O接口 ;; 利用Intel-8255A和Intel-8155A进行并行I/O接口的扩展已被广泛使用，下面对Intel-8255A和Intel-8155A加以详细讨论。 ;（一）.用Intel-8255A扩展I/O接口 ;;② . 8255A内部结构;;8255A包括四大部分：数据总线缓冲器、读写控制部件、A组和B组控制部件、端口A、B、C。;端口B和C: 都包含一个8位数据输入缓冲器和一个8位的数据输出锁存器/缓冲器，输出数据能锁存，输入数据不锁存。 端口C:可分成两个4位端口，分别定义为输入或输出端口，还可定义为控制、状态端口，配合端口A和端口B工作。;(2) A组和B组控制部件;;(3) 数据总线缓冲器;(4)读/写控制部件;RESET：复位信号。RESET有效时，清 8255A 所有控制寄存器内容， 并将各端口置成输入方式。;③ . 8255A的引脚;* PA7~PA0