IO电路及其控制方法与流程.docxVIP

PAGE PAGE 1 IO电路及其把握方法与流程 io电路及其把握方法技术领域1.本创造涉及fpga技术领域，尤其涉及一种io电路及其把握方法。背景技术：2.现场可编程门阵列(field programmable gate array，fpga)中的输入/输出(input/output)，i/o)是不行获缺的重要模块，io具有输入输出功能，在输出时供应所需阻抗对应的驱动力量，作为输入时需要片内端接阻抗来缓解信号完整性问题。3.目前高速io的输出驱动和片内端接阻抗接受复用的方式，输出时充当驱动器，输入时作为片内端接阻抗。考虑到高速io的特性和静电释放(electro?static discharge，esd)需求，一般接受mos管与多晶硅电阻相串联的方式分别实现上拉和下拉单元，传统的结构1所示，上拉单元由n个并联的pmos管和多晶硅电阻串联组成，下拉单元由m份并联的nmos晶体管和多晶硅电阻串联组成，其中，n和m为大于1的自然数。由于多晶硅电阻的电流承载力量相比于晶体管和互联金属走线来说弱很多，因此，往往成为电流密度限制的瓶颈，极大地影响io电路的牢靠性问题。4.因此，有必要供应一种新型的io电路及其把握方法以解决现有技术中存在的上述问题。技术实现要素：5.本创造的目的在于供应一种io电路及其把握方法，降低多晶硅电阻上的电流密度