环境与静电对集成电路封装过程的影响参考.pdfVIP

环境与静电对集成电路封装过程的影响 摘要：本文主要叙述了半导体集成电路在封装过程中，环境因素和静电因素对 IC 封装方面 的影响，同时对封装工艺中提高封装成品率也作了一点探讨。 关键词：环境因素；静电防护；封装 引言 现代发达国家经济发展的重要支柱之一 -- 集成电路 ( 以下称 IC) 产业发展十 分迅速。自从 1958 年世界上第一块 IC 问世以来，特别是近 20 年来，几乎每隔 2-3 年就有一代产品问世，至目前，产品以由初期的小规模 IC 发展到当今的超 大规模 IC 。IC 设计、 IC 制造、 IC 封装和 IC 测试已成为微电子产业中相互独立 又互相关联的四大产业。 微电子已成为当今世界各项尖端技术和新兴产业发展的 前导和基础。 有了微电子技术的超前发展， 便能够更有效地推动其它前沿技术的 进步。随着 IC 的集成度和复杂性越来越高，污染控制、环境保护和静电防护技 术就越盲膨响或制约微电子技术的发展。