数字电子技术_.pptxVIP

第四章 组合逻辑电路 组合逻辑电路 时序逻辑电路数字电路 ：组合电路特点： 任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。 逻辑图描述 逻辑函数式描述 直值表描述逻辑功能的描述：第四章 组合逻辑电路 主要内容 4.1 组合逻辑电路分析 4.2 组合逻辑电路设计 4.3 组合逻辑电路的冒险现象 4.1 组合逻辑电路分析分析目的： 找出给定逻辑电路输出和输入之间的逻辑关系，了解其逻辑功能。 分析步骤： ①电路→逻辑函数式 ②化简 ③逻辑函数式→真值表 ④逻辑函数式、真值表4.1 组合逻辑电路分析【例】①逻辑函数式②真值表ABF000011101110③逻辑功能：显然逻辑功能是“异或”功能 4.1 组合逻辑电路分析 1. 半加：不考虑进位的两个二进制数相加； 半加器：实现半加运算的电路。 ABFCO0000011010101101真值表逻辑图符号4.1 组合逻辑电路分析2.全加：考虑了低位进位的两个二进制数相加（实际上是3个二进制数相加）全加器：实现全加器运算的电路。 符号MSI：74LS183(双全加器) 4.1 组合逻辑电路分析3．串行进位加法器 组成：低位的进位输出接高位的进位输入。如图4-1-4（P108）缺点：速度慢（最大时延=4个全加器的传输延迟）。MSI：T6924.1 组合逻辑电路分析4.超前进位加法器 原理：通过逻辑电路事先得出每一位全加器的进位输入信号，而无需再从最低位开始向高位逐位传递进位信号。011+011110电路：如图4-1-5(P109) 注意：电路复杂程度↑优点：运算结果只需三级门的延迟，进位输出只需二级门的延迟。缺点：电路复杂MSI ：74LS283,CC40084.1 组合逻辑电路分析1.普通编码器（不允许两个或两个以上的输入有效）编码：在选定的一系列二进制数码中，赋予代码特定含义的过程。编码器：执行编码功能的电路。 4.1 组合逻辑电路分析由真值表可得： ABCDY1Y0100000010001001010000111如果任何时刻只允许一个取值为１，则利用任意项化简为：Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I74.1 组合逻辑电路分析4.1 组合逻辑电路分析2.优先编码器（允许多个输入有效）原理：对输入信号按优先顺序排队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。74LS148 8线－3线优先编码器介绍： 4.1 组合逻辑电路分析功能分析：①/ST──片选端（选通端） /ST=1时，所有输出为高（包括Ys、/YEX） /ST=0时，正常工作。②Ys──无编码指示端 Ys =0时，表示电路工作，但无编码 Ys =1时，且/ST=0，表示电路工作且有编码。③/YEX──扩展端 /YEX=0时，表示电路工作且有编码 /YEX=1时，且/ST=0，表示电路工作但无编码。④/IN0~/IN7──输入端 低有效，且优先顺序是/IN7…… /IN0⑤/Y0~/Y2──输出端 低有效，即用/Y2/Y1/Y0表示/IN7有效4.1 组合逻辑电路分析【例】：用两片74LS148接成16线—４线优先编码器。 4.1 组合逻辑电路分析工作原理： ①无输入时? ②有输入时? 尽管此时 可能有输入，但被YS1屏蔽了MSI： 74LS148、CC4532 8—3优先编码器 74LS147、CC40147 10—4优先编码器4.1 组合逻辑电路分析§译码：编码的逆过程，即将二进制代码译成对应的输出信号。译码器：完成译码功能的电路 1.二进制译码器 输入（二进制代码） 输出（与输入代码一一对应的高低电平信号。）结论：每一个输出端都是一个最小项的反，且输出包含了全部最小项，也叫全译码器4.1 组合逻辑电路分析4.1 组合逻辑电路分析74LS138 三—八译码器?输出低有效；?利用使能端可将多片138级连使用，如4-16译码。4.1 组合逻辑电路分析D 3D 2D 1D 0G G 2A2B+5V G 11 2 4 1 2 4 74LS138(1) 74LS138(2) 0 1 2 3 4 5 0 1 2 3 4 5 6 7 6 7 Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z 01234567891011121314154.1 组合逻辑电路分析【例】：用两片74LS138接成4—16线译码器。 4.1 组合逻辑电路分析2．二一十进制译码器 输入（BCD码）?输出（十个对应的高低电平）伪码4.1 组合逻辑电路分析2．二一十进制译码器 输入（BCD码）?输出（十个对应的高低电平）4.1 组合逻辑电路分析2．二一十进制译码器 MSI： 74LS42（常用二—十进制