【学习】第8章CMOS基本逻辑单元.ppt

第8章 CMOS基本逻辑单元 ; 8.2.1 CMOS互补逻辑 ; CMOS倒相器工作原理; 结合如图8.11(a)所示的CMOS倒相器 电路结构示意图，分析其工作过程 如下：Vi=“0”时：VGSn=0， VGSp=-VDD ? p管导通， n管截止 ? VO=“1”=VDD Vi=“1”时：VGSn=Vi，VGSp=0 n管导通，p管截止 ? VO=“0” （=0V）即：VOH-VOL=VDD ? 最大逻辑摆幅，且输出摆幅与p、n 管W/L无关 ?（无比电路） 。; 静态CMOS逻辑门电路 CMOS基本门电路 (1) 基本的CMOS与非门、或非门 ;CMOS与非门：P并N串;注意： 串联方式工作时，相当于沟??长度增长，MOS管宽长比为 为使p、n管匹配，需增大串联管的W/L比——输入端一般不超过4个。 并联方式工作时，等效为沟道宽度增大。 有衬底偏置效应存在。 则：（设K为单个最小尺寸MOS管的K值） 对于与非门;对于或非门 ;带缓冲级的CMOS门电路 为了稳定输出高低电平，可在输入输出端分别加倒相器作缓冲级。下图所示为带缓冲级的二输入端与非门电路。 ; 带缓冲级的CMOS或非门电路; 缓冲级给门电路带来的性能上的改善： ? 门电