硬件工程师笔试题附答案.docVIP

硬件工程师笔试题附答案 硬件工程师笔试题附答案 PAGE / NUMPAGES 硬件工程师笔试题附答案 一、填空题（每题 5 分，8 题，共 40 分） 二极管的导通电压一般是 0.7V 。 MOS管依据混杂种类能够分为 NMOS 、 PMOS 。 晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在饱和 状态。 4. 二进制数 变换成十六进制数是D2 。 2 5. 贴片电阻上的 103 代表 10k。 输出使用OC门或 OD门 实现线与功能。 假定 A 传输线的特点阻抗是 70 欧姆，B 传输线的特点阻抗是 30 欧姆，A 传输线与 B传输线相 连，那么它们之间的反射系数是 0.4 。（ -0.4也能够是正确答案） 假定模拟信号的输入带宽是 10Hz~1MHz，对信号进行无失真采样的最低频次是 2MHz 。二、 问答题（每题 10 分，6 题，共 60 分） 单片机上电后没有运行，第一要检查什么？（ 10 分） 答案：第一步，丈量电源电压能否正常；第二步，丈量复位引脚能否正常；第三步，丈量外面晶振能否起振。 请分别画出 BUCK和 BOOST电路的原理框图。（10 分） BUCK电路： BOOST电路： 请画出 SAR型（逐次迫近型） ADC 的原理框图，或许描绘 SAR型 ADC的工作原理。（ 10 分） SAR型 ADC包含采样保持电路(S/H)、比较器(COMPARE)、数/模变换器(DAC)、逐次迫近存放器(SAR REGISTER)和逻辑 控制单元(SAROGIC)L。模拟输入电压 VIN由采样保持电路采样并保持，为实现二进制搜寻算法，第一由 SAROGICL 控制 N 位存放器设置在中间刻度，即令最高有效位 MSB为“1”电平而其他位均为“0”电平，此时数字模拟变换器DAC输出电压VDAC为 0.5VREF，此中 VREF为供应给 ADC的基准电压。由比较器对 VIN和 VDAC进行比较，若VINVDAC，则比较器输出“1”电平，N 位存放器的 MSB保持“1”电平；反之，若 VNVDAC，则比较器输出“0”电平，N 位存放器的 MSB被置为“0”电平。一次比较结束后，MSB被置为相应的电平，同时逻辑控制单元移至次高位并将其置“1”，其他地点“0”，进行下一次比较，直至最低有效位 LSB比较完成。整个过程结束，即达成了一次模拟量到数字量的变换，N 位变换结果储存在存放器内，并由此最后输出所转变模拟量的数字码。 请将下列图所示的英文翻译为中文。 （10 分） 答案：使用沟通耦合的方式将单端 CMOS时钟信号送人 CLKP引脚，CLKM引脚使用0.1uf的电容耦合到地，以下列图 所示。但是，要实现最优性能一定使用差分输入，由于能够减小共模噪声的扰乱。为实现高频输入采样，TI 介绍使用低颤动时钟。带通滤波器能够减小颤动带来的影响。非占空比50%的时钟信号不会影响ADC的性能。 5. 请描绘 ARM 或许 FPGA各电压的上电时序，一般采纳何种方式控制上电时序。 （10 分） 答案：核电压最初上电，而后协助电压上电，IO口电压最后上电。 一般采纳 power good引脚控制上电的时序 6. 请列出你常用的器件型号，并描绘其功能和性能，最少描绘两种。 （10 分） 无正确答案，发挥题