三人表决器vhdl程序设计.docVIP

PAGE 目 录 TOC \o 1-3 \h \z \u 1设计内容与要求 1 设计内容 1 设计要求 1 2简介VHDL和Verilog语言 1 3设计过程 3 设计原理 3 3.2程序设计框图 4 三人表决器ＶＨＤＬ程序 5 4程序仿真 7 4.1 Quartus软件简介 7 仿真过程 8 仿真结果分析和总结 9 5心得体会 11 参考文献 12 PAGE 3 三人表决器设计 1设计内容与要求 设计一个三人表决器，使其表决结果与多数人意见相同。参加表决投票的共有三人，当同意的人数大于等于2人时，表决结果为通过，否则，表决结果为否决。以三个输入信号代表参加表决的三人，以两个输出信号表示表决结果。 对三人表决器进行理论分析，针对设计部分进行原理分析、建模、必要的推导和可行性分析，画出程序设计框图，编写程序代码（含注释），上机调试运行程序，记录实验结果（仿真结果），并对实验结果进行分析和总结。 具体要求如下：⑴复习EDA的相关技术与方法； ⑵掌握VHDL或者Verilog语言，并要求能编写程序，程序设计框图、程序代码（含注释）； ⑶Quartus软件的使用：掌握程序编辑、编译、调试、仿真方法； ⑷给出程序运行结果和图表、以及实验结果分析和总结； ⑸课程设计的心得体会（至少500字）； ⑹参考