计算机组30补充时序电路.pptxVIP

补充　时序逻辑电路 计算机组成原理 主讲人：陈志勇 山东大学 计算机科学与技术学院 2 组合电路： 时序逻辑电路 电路某一时刻的输出仅取决于该时刻的输入，与以前各时刻的输入无关。 电路某一时刻的输出不仅取决于该时刻的输入，还与以前的状态有关。因此，时序逻辑电路具有记忆功能。 时序电路： 逻辑电路 (无记忆) (有记忆) 3 数字逻辑 组合逻辑：只与当前输入有关 加法器 译码器、数据选择器、数据分配器 时序逻辑：与当前输入和历史输入有关 触发器（电位触发、边沿触发、主从触发） 寄存器（另：锁存器/暂存器） 计数器 4 主要内容 3.1 触发器（Flip Flop） 电位触发器 边沿触发器 主从触发器 3.2 寄存器（Register） 寄存器 移位寄存器 3.3 计数器（Counter） 5 3.1 触发器 触发器（又称双稳态触发器） 其输出往往反馈到输入端，与输入变量一起决定电路的输出状态 能够存储一位二进制数的基本单元电路 基本特点： 具有两个能自行保持的稳定状态，称为0态和1态，分别表示逻辑0和1。 有两个互补的输出端 根据不同的输入信号可以置成1或0 学习要求 了解基本工作原理 重点掌握它们的逻辑功能 能够正确使用 6 3.1 触发器的分类 按触发方式分类 电位触发器、边沿触发器、主从触发器 按功能方式分类 RS触发器，JK触发器，D触发器，T触发器 7 (1) 电路组成与符号 由两个与非门交叉耦合组成。 输入信号为S、R，输出信号为Q，Q 3.1.1 基本R-S触发器 S R Q Q S R Q Q (a)电路结构 (b)图形符号 8 (2) 工作原理 (1)当S＝0， R＝1时 触发器Q=1,置位 (2)当S＝1， R＝0时 触发器Q=0,复位 (3)当S＝1， R＝1时 若Q原来为0，则Q仍为0 若Q原来为1，则Q仍为1 (4)当S＝0， R＝0时 Q和Q都为1，不定态(不允许) 基本RS触发器状态转移真值表 S R Q Q (a)电路结构 9 (3)特点及应用 基本R-S触发器电路简单 作用 可以存储一位二进制数 构成各种性能更完善的触发器的基础 缺点 RS之间有约束关系（RS不能同时为0），限制了它的使用（约束条件：RS=0) 10 在数字系统中，为协调各部分的动作，常常要求某些触发器于同一时刻动作。为此，必须引入同步信号，使这些触发器在同步信号到达时才按输入信号改变状态。通常把这个同步信号叫做时钟脉冲 (Clock Pulse)，简称时钟，用 CP 表示。 时钟触发器 电位型、边沿型、主从型 时钟控制的触发器 11 3.1.2 电位触发器 R-S型电位触发器(同步触发器) E R S Q Q 0 1 1 1 1 × × 0 0 0 1 1 0 1 1 Q0 Q0 Q0 Q0 1 0 0 1 不确定 (b)功能表 电位触发器： 当触发器的同步控制信号E（即CP的某种稳定状态，通常为高电平）为约定的状态时，触发器接收数据，输入数据的变化引起输出改变；当E为非约定信号时，触发器状态保持不变。 12 3.1.2 电位触发器 电位触发器优点 结构简单 缺点 当E=1时，输入数据的变化引起输出状态的变化，造成空翻现象。（空翻易造成触发器的可靠性降低，甚至无法判定触发器工作状态。） 作用 多个电位触发器组成锁存器（也叫暂存器） 空翻现象： 同一同步控制信号/时钟脉冲作用期间，引起触发器发生两次或多次翻转的现象，叫空翻。 S E R (a)逻辑图 Q Q 13 当计数脉冲加到C端时，G3和G4两个门中只有一个会产生负脉冲，这个负脉冲恰好会使触发器翻转。表面看起来导引电路能进行正确的引导，以使触发器适时的翻转。实际上，在触发器翻转后，计数脉冲的高电平要及时的降下来，也就是说脉冲宽度要合适。如果宽了，在触发器翻转之后，导引电路将从正确的导引转为错误的导引，在一个计数脉冲下，触发器产生两次或多次的翻转，产生所谓的空翻现象。 例如，在Q=0，Q#=1（0态）时，计数脉冲到来时，G3门两个输入端都是1，它将送出一个负脉冲，促使触发器由原来的0态翻转到1态。在G3门送出负脉冲时，G4门不会输出负脉冲，因为它有一个由输出端Q控制的输入端当时还处于0态。但如此时的计数脉冲的高电平没及时降下，由于触发器已翻转到1态，那么接着G4门就送出一负脉冲，使触发器再翻转。则产生了空翻现象。 电位型RS触发器的空翻现象成因 14 3.1.2 边沿触发器 边沿触发器 (1)触发器只有在时钟CP某一约定跳变(正跳变或负跳变)到来时