实验七8位移位寄存器的设计.pdfVIP

数字电路与逻辑设计实验报告 实验七 8 位移位寄存器的设计 一、实验目的 熟悉 QuartusⅡ仿真软件的基本操作， 并用 VHDL 语言设计一个 8 位移 位寄存器 二、实验内容 1．用 VHDL语言设计由边沿触发式 D触发器构成的 8 位移位寄存器， 并进行仿真与分析； 三、实验原理 1.(1)8 位移位寄存器逻辑电路的原理： 可以实现串行输出、并行输入，串行输出的功能。是能暂时存放二进 制码的电路，被广泛的应用于各类数字系统和数字计算机中。寄存器的特 点是存数方便。 abcdefgh 为 8 个并行输入端， qa~qh 为并行输出端， srsi 为右移串行输入 端 ,slsi为左移串行输入端 ,s1,s0为模式控制端 ,clrn 为异步清零端 ,clk 为时钟 脉冲输入端 (2)通过实验实现逻辑的原理 ： 输入信号 输出信