第九章中断控制器计时定时及dma.pptxVIP

第9章 中断控制器、计数/定时控制器 及DMA控制器;9.1 可编程中断控制器8259A ;9.1.1 8259A的内部结构; 中断请求寄存器IRR：8位，接受并锁存来自IR0～IR7的中断请求信号。 中断服务寄存器ISR：8位，保存当前正在处理的中断请求。 中断屏蔽寄存器IMR：8位，若IRR中记录的各级中断中有任何一级需要屏蔽，只要将IMR的相应位置1即可，未被屏蔽的中断请求进入优先权判别器。 优先权判别器PR：能够将各中断请求中优先级最高者选中，并将ISR中相应位置1。; 数据总线缓冲器：8259A与系统之间传送信息的数据通道。 读/写控制逻辑：包含了初始化命令字寄存器和操作命令字寄存器。其功能是确定数据总线缓冲器中数据的传输方向，选择内部的各命令字寄存器。 级联缓冲/比较器：存放和比较在系统中用到的所有8259A的级联地址。; CPU收到中断请求后，若IF=1，则CPU完成当前指令后响应中断，即执行两个中断响应周期，在 引脚上发出两个负脉冲。 8259A收到第一个负脉冲后，使IRR锁存功能失效，不接受IR0～IR7上的中断请求信号；直到第二个负脉冲结束后，才又使IRR锁存功能有效，并清除IRR的相应位，使ISR的对应位置1，以便为优先级判别器以后的判别提供依据。