[计算机硬件及网络]第12章 串行通信接口.pptVIP

2021/6/30 2021/6/30 1. 处理器接口引脚（2） 读控制线 数据输入选通DISTR（高有效）和DISTR*（低有效）有一个信号有效，CPU从8250内部寄存器读出数据 相当于I/O读信号 写控制线 数据输出选通DOSTR（高有效）和DOSTR*（低有效）有一个有效，CPU就将数据写入8250内部寄存器 相当于I/O写信号 8250读写控制信号有两对，每对信号作用完全相同，只不过有效电平不同而己 2021/6/30 1. 处理器接口引脚（3） 驱动器禁止信号DDIS：CPU从8250读取数据时，DDIS引脚输出低电平，用来禁止外部收发器对系统总线的驱动；其他时间，DDIS为高电平 主复位线MR：硬件复位信号RESET 中断请求线INTRPT：8250有4级共10个中断源，当任一个未被屏蔽的中断源有请求时，INTRPT输出高电平向CPU请求中断 2021/6/30 2. 时钟信号 时钟输入引脚XTAL1：8250的基准工作时钟 时钟输出引脚XTAL2：基准时钟信号的输出端 波特率输出引脚BAUDOUT*：基准时钟经8250内部波特率发生器分频后产生发送时钟 接收时钟引脚RCLK：接收外部提供的接收时钟信号；若采用发送时钟作为接收时钟，则只要将RCLK引脚和BAUDOUT*引脚直接相连 2021/6/30 3. 串行异步接口引脚 8250 数据装置准备