- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
微机原理与接口技术;本章内容;8.1 概述;8.2 总线的分类;8.2 总线的分类;8.2 总线的分类;8.3 总线的操作过程;8.3 总线的操作过程;单周期方式;8.4 总线的总裁;8.4 总线的总裁;8.5 总线的性能指标;8.6.1 总线标准概述;8.6.1 总线标准概述;8.6.2 PC机系统总线标准的演变;8.6.2 PC机系统总线标准的演变;;数据线:SD7~SD0, 8位,双向、三态
地址线:SA19~SA0,20位,输出、三态
电源与地线:+5V,-5V, +12V ,-12V,GND
控制线:
I/O CH CK :I/O通道奇偶校验信号,输入、低电平有效。该信号有效时表示系统板上存储器或I/O通道上奇/偶校验出错,有效时将产生一次不可屏蔽中断(NMI中断)
I/O CH RDY :I/O通道就绪信号,输入、高电平有效。
AEN:地址允许信号,输出、高电平有效。由DMA控制器8237产生,此信号用来切断CPU控制,而允许DMA传送
ALE :地址锁存允许信号,输出、下降沿有效。该信号由总线控制器8288产生,在其下降沿将CPU送出的地址A19~A0锁入地址锁存器
0WS:输入,零等待信号,对快速ISA设备不必插入等待周期;SMEMW:存储器写命令,输出、三态、低电平有效
SMEMR: 存储器读命令,输出、三态、低电平有效
IOW : I/O写命令,输出、三态、低电平有效
IOR:I/O读命令,输出线、三态、低电平有效
REFRESH :动态内存的刷新信号,输出、低电平有效
IRQ2~IRQ7:中断申请信号,输入、上升沿有效,IRQ2优先级最高
DRQ1~DRQ3 :DMA请求信号DRQ1~DRQ3,输入线、高电平有效
DACK1~DACK3 :DMA通道1~3响应信号,输出、低电平有效
T/C :计数结束信号,输出、正脉冲
CLK :系统时钟信号,输出
OSC :晶体振荡信号
RESET DRV:系统总清信号,输出、高电平有效;数据线: D15~D8,高8位的数据线,双向、三态。
地址线:非锁定地址总线LA23~L17,与地址线A19~A0配合,使允许的寻址空间达16MB
电源与地线:+5V,GND
控制及状态线
BHE :总线高8位数据有效信号,输出、高电平有效。有效时高位数据出现在总线缓冲器的D15~D8
MEMR,MEMW :存储器读、写信号。这两个信号对全部存储空间都有效,而SMEMR和SMEMW仅对1MB以下空间有效。
MEMCS16,I/OCS16 :存储器16位片选信号和位片选信号,输入、低电平有效。
IRQ10~IRQ12, IRQ14~IRQ15:中断请求输入信号,输入、上???有效。IRQ10优先级最高, IRQ10~IRQ15优先级均高于IRQ3~IRQ7;DRQ0,DRQ5~DRQ7:DMA请求信号,输入、高电平有效
DACK0,DACK5~DACK7:DMA请求的响应信号, 输出、低电平有效
MASTER :DMA主设备,输入,低电平有效。外设卡的DRQ得到确认(DACK有效)后,才产生MASTER,从此该外设接口卡保持对总线的控制,直到MASTER无效;;ISA总线16位存储器访问
地址周期:LA23~LA17有效,BALE有效,A19~A0、SBHE有效;
数据周期:读写控制信号有效,采样 MEMCS16、0WS、
I/OCHRDY,数据有效;
等待周期
ISA总线16位I/O端口访问
地址周期:BALE有效,A15~A0、SBHE有效有效
数据周期:读写控制信号有效,采样I/OCS16、0WS、
I/OCHRDY,数据有效
等待周期;;;通过ISA总线接口可以为系统扩充存储器,也可以扩充I/O设备,在实际应用中对后者的需求更大
设备是一个广义的概念,可以是像打印机、硬盘那样实实在在的设备,也可以是像A/D转换器、D/A转换器、计数器那样的电路
当I/O设备是一个电路时,通常和总线接口做在一个总线板卡上,习惯称之为接口板(如A/D接口板,D/A接口板) ;当设计非DMA方式的I/O接口时,应把AEN为低作为该接口工作的使能条件,以确保在总线上进行DMA传送时该接口不工作
系统对ISA总线上的I/O端口地址采用部分译码方法,只译码A9~A0或A10~A0,在选择接口地址时应避开系统已占用的地址以及它们的重叠区
如果所要设计的接口中包含需要CPU插入等待时钟的功能,则需设计一个I/O CH RAY产生电路,以便在必要时使总线上的I/O CH RAY线为低电平
16位I/O端口访问:译码电路输出 IOCS16信号,并且该信号必须经三态门或OC开路门驱动
8位I/O端口:可按16位访问设
文档评论(0)