数字电子技术基础组合逻辑电路资料.pptx

会计学;内容;第一节 组合逻辑电路的分析;二、组合逻辑电路的分析方法;;第二节 用小规模集成电路(SSI)实现组合逻辑电路的设计;二、用小规模集成电路实现完全描述的组合逻辑电路设计;;;;三、用小规模集成电路实现不完全描述的组合逻辑电路设计;第12页/共126页;;第三节 组合逻辑电路中的竞争冒险;;一、静态冒险的定义;二、静态冒险现象及其产生的原因;;;;三、判断静态冒险现象的方法;;;第24页/共126页;第25页/共126页;第26页/共126页;三、静态冒险现象的消除方法;四、动态冒险的定义;第四节 常用中规模集成组合逻辑模块之一 编码器;;;（二）二－十进制编码器——键控8421BCD码编码器;第33页/共126页;二、优先编码器;;;（二）二进制优先编码器集成电路芯片74X148;;;GS为编码器的工作标志，低电平有效。当输入使能端EI为0（有效），编码器处于正常的工作状态时，I0～I7信号输入端至少有一个处于有效时，优先编码器工作状态标志GS为0，处于有效状态，表明编码器处于工作状态，当没有任何输入有效时，GS为1，处于无效状态。;三、集成编码器的应用;第42页/共126页;第43页/共126页;;第45页/共126页;CD4532B;第五节 常用中规模集成组合逻辑模块之二 译码器;;解法二：;;（二）典型的中规模集成电路芯片74X138;第52页/共126页;当G1=1、G2A=0和G2B=0时八个输出的逻辑表达式变为;（三）二进制译码器的应用;第55页/共126页;第56页/共126页;2．实现多输出组合逻辑函数 例3-10 试用74X138译码器和必要的门电路实现逻辑函数 ;例3-11 某多输出组合逻辑函数的真值表如表3-16所示，试用74X138译码器和必要的门电路实现该多输出组合逻辑函数。;;3. 二进制译码器可以作为数据分配器使用;（1）第一种方案：G2A作为数据输入端，Y0 Y1Y2 Y3 Y4 Y5 Y6 Y7作为数据输出端，A2AlA0作为地址选择信号。 ;;在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：;在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：;在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：;在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：;在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：;在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：;在G2B=0???G1=1的前提下，74X138的输出的逻辑表达式变为：;在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：;;第3种方案：G1作为数据输入端，Y0 Y1Y2 Y3 Y4 Y5 Y6 Y7作为数据输出端，反相输出，A2AlA0作为地址选择信号。 ;二、代码变换译码器 ;第74页/共126页;三、显示译码器;共阴;（二）七段显示译码器74X48;第78页/共126页;与共阴数码管配合使用;第80页/共126页;第六节 常用中规模集成组合逻辑模块之三 数据选择器;集成数据选择器模块;第83页/共126页;;二、数据选择器的应用;第86页/共126页;2. 数据通道源的扩展;（二）实现单输出组合逻辑函数 ;③将本题目要实现的组合逻辑函数与74X151的输出表达式做对应。输入变量A、B、C接至数据选择器的地址输入端A2、A1、A0，即A=A2，B=A1，C=A0。输出变量接至数据选择器的输出端，即L=Y。将逻辑函数L的最小项表达式与74X151的输出表达式相比较，L式中出现的最小项，对应的数据输入端应接1，L式中没出现的最小项，对应的数据输入端应接0。即D3=D5=D6=D7=1；D0=D1=D2=D4=0。 ④画出连线图如图所示。 ;解法二：作出逻辑函数L的真值表;;例3-13 试用8选1数据选择器74X151实现单输出组合逻辑函数;;例3-14 试用4选1数据选择器74X153实现单输出组合逻辑函数： 解：;第七节 常用中规模集成组合逻辑模块之四 算术运算电路;二进制数的运算 ;二进制加法;1位二进制数减法规则为: 1－0＝1 1－1＝0 0－0＝0 0－1＝1 (有借位) 多位二进制数的减法 ;二进制乘法; 二进制除法的运算过程类似于十进制除法的运算过程。 求 (100100)B÷(101)B。 解: 000111