微机原理与接口技术——工作原理.pptx

会计学 1 微机原理与接口技术——工作原理 2 1. 管脚定义 第2页/共35页 3 8086/88管脚描述 8086:16位微处理器， 16位外部数据总线 8088:16位微处理器， 8位外部数据总线 第3页/共35页 4 8086/88管脚功能 AD15-AD0 分时复用地址（ALE=1） /数据总线（ALE=0） A19/S6-A16/S3 20位地址线的高4位或状态线S6-S3 M/IO 标识地址线用作存储器地址还是IO地址 RD 读信号，低电平有效 WR 写信号，低电平有效 第4页/共35页 5 分时复用的概念 分时复用就是一个引脚在不同的时刻具有两个甚至多个作用 最常见的总线复用是数据和地址引脚复用 总线复用的目的是为了减少对外引脚个数 8088 /8086CPU的数据地址线采用了总线复用方法 第5页/共35页 6 8086/88管脚功能（续） ALE 地址锁存允许信号。高电平表示地址数据总线上传送的是地址 DT/R 数据发送/接收控制信号 DEN 数据允许信号 INTR 当为1且IF=1时，CPU准备进行中断服务。在当前指令执行完后INTA变为低电平以响应中断。 第6页/共35页 7 8086/88管脚功能（续） INTA 中断响应信号 NMI 非屏蔽中断信号。上升沿有效 CLK 主时钟信号。 8088的工作时钟为5MHz。 VCC 电源，+5V GND 地线，0V 第7页/共35页 8 8086/88管脚功能（续） MN/MX 工作模式选择信号 BHE 总线高字节有效。在读或写操作期间，使能数据总线的高8位 READY 准备好信号。用于在CPU的总线周期中插入等待状态。该信号由存储器或I/O设备产生。 RESET 复位信号。高电平持续4个时钟周期以上才有效。 第8页/共35页 9 8086/88管脚功能（续） TEST 测试信号。当CPU执行WAIT指令时，每5个CLK检测管脚，若为1，则等待；否则执行下一条指令。在使用协处理器8087时，通过引脚和WAIT指令，可使8088与8087的操作保持同步 HOLD 总线请求信号 HLDA 总线请求响应信号 RO/GT1和RO/GT0 在大模式下，用于请求/证实DMA操作 第9页/共35页 10 8086/88管脚功能（续） LOCK 总线锁定信号。由指令前缀激活。 QS1和QS0 队列状态信号。用于标识内部指令队列的状态。 第10页/共35页 11 8086/88管脚功能（续） S7，S6，S5，S4，S3，S2，S1，S0 S7为1，S6为0 S5等于IF S4和S3指示在当前总线周期哪一段正在被存取 第11页/共35页 12 8086/88管脚功能（续） S2、S1和S0指示当前总线周期的功能 第12页/共35页 13 2. 总线周期及时序 第13页/共35页 14 基本概念 时序（Timing）是指信号高低电平（有效或无效）变化及相互间的时间顺序关系。 总线周期是指CPU完成一次访问存储器（或I/O端口）的操作所需要的时间。 对于8086/88CPU，基本总线周期包括4个时钟周期（T1~T4）。这个时钟周期也称为T状态。 Ti是在两个总线周期之间插入的空闲时钟周期 第14页/共35页 15 8086/88的总线周期 存储器写总线周期 存储器读总线周期 I/O写总线周期 I/O读总线周期 中断响应周期 总线请求及响应周期 第15页/共35页 16 8086写总线周期 第16页/共35页 17 8086读总线周期 第17页/共35页 18 8086读操作时序 主频：5Mhz 第18页/共35页 19 8086时序（续） T1状态 8086把地址放在地址/数据总线上 ALE锁存地址，M/IO和DT/R指明存储器访问或I/O访问，确定数据传送方向。 T2状态 发出RD、WR和DEN信号 T3状态 在T3的前沿采样READY信号，若为低电平，则在T3之后插入等待状态Tw（等价于T3）。 第19页/共35页 20 8086时序（续） T4状态 T4的前沿采样数据总线。然后，所有总线信号变为无效，为下一总线周期做好准备。 第20页/共35页 21 READY信号线的使用 T3 Tw 8086在访问慢速存储器或I/O设备时需要在T3和T4之间插入一个或多个等待状态Tw。 存储器或I/O设备是通过READY信号来控制是否要插入Tw状态。 Sampled again 第21页/共35页 22 3. 工作模式 第22页/共35页 23 两种工作模式：最