电子技术基础：第11章 触发器.pptVIP

11.4.3 主从T触发器和主从T / 触发器 图11-20中，若将JK触发器的两个输入端连接在一起变成一个输入端T，便构成T触发器。令J = K = T，代入JK触发器的特性方程中，可得T触发器的特性方程为 （CP下降沿到来后有效） （11.5） 上式中，当T = 0时，Qn+1 = Qn，触发器保持原态；当T = 1时， ，触发器处于计数状态，触发器翻转的次数，统计了送入触发器CP脉冲的个数。T触发器的真值表如表4-5所列，状态图如图11-24所示。 T触发器中令T = 1，则T触发器即变为T /触发器。显然，T /触发器只具有翻转计数功能，其特性方程为 （CP下降沿到来后有效） （11.6） 11.5 边沿触发器 为了解决主从JK触发器的一次变化问题，增强电路工作的可靠性，便出现了边沿触发器。边沿触发器的具体电路结构形式较多，但边沿触发或控制的特点却是相同的，下面以边沿D触发器和边沿JK触发器为例，来说明电路的工作原理和主要特点。 11.5.1 维持阻塞D触发器 1．电路结构与逻辑符号 边沿D触发器又称维持阻塞D触发器，其逻辑电路图和逻辑符号如图4-25所示。该触发器由6个与非门组成，其中G1、G2门构成基本RS触发器，G3～G6门组成维持阻塞电路。该电路对应CP的上升沿翻转，其状态取决于CP上升沿到来时刻D信号的状态；在CP = 1期间，D的变化对触发器没有影响。为表示CP上升沿时接收信号并立即翻转，在图11-25（b）的逻辑符号中，时钟输入端C1旁加上了动态符号“^”。 2．逻辑功能分析及描述 设直接置0端 =1，直接置1端 =1。 （1）CP = 0时，门G3、G4被封锁，其输出均为1，所以G1、G2门组成的 基本RS触发器保持原态不变。同时，由于G3～G5、G4～G6的反馈信号将这两个门打开，因此可接收输入信号D，使 ， 。 （2）当CP由0变1，即上升沿到来时，触发器状态翻转。这时G3、G4打开，它们的输出由G5和G6的输出状态决定。 ， 。由基本RS触发器的逻辑功能可知，Q = D。 （3）触发器翻转后，在CP = 1时输入信号被封锁。G3、G4打开后，它们的输出状态Q3和Q4是互补的，即必定有一个是0，若Q3为0，则经G3输出端至G5输入端的反馈线将G5封锁，即封锁了D通往基本RS触发器的路径，该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用，故该反馈线称为置0维持线，置1阻塞线。Q4为0时，将G3和G6封锁，D端通往基本RS触发器的的路径也被封锁。Q4输出端至G6输入端的反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出端至G3输入端的反馈线起到阻止触发器置0的作用，称为置0阻塞线。因此，该触发器常称为维持—阻塞触发器。 总之，该触发器是在CP上升沿到来前接收输入信号，CP上升沿到来时刻翻转，上升沿结束后输入即被封锁，三步都是在上升沿前后完成，所以有边沿触发器之称。 例11.5 根据图11-26给出的有关波形，画出图4-25（a）所示边沿D触发器输出端Q的波形。假设触发器初始状态为0。 解： Q端的波形如图11-26所示。画图时应注意： 1）异步置位及异步复位信号具有优先权； 2）该触发器为CP上升沿触发。对应每个CP上升沿，触发器作何翻转，取决于CP上升沿到来前一时刻输入信号D。 11.5.2 边沿JK触发器 1．电路结构及逻辑符号 由11-28（a）所示为边沿JK触发器的逻辑电路图，从图中可以看出，该触发器由两个同步D触发器外加G1、G2、G3三个门电路组成。输出信号Q反馈回G1、G3门。图11-28（b）、（c）所示为边沿JK触发器的逻辑符号，CP端的小圆圈表示电路是下降沿触发的边沿JK触发器。 2．逻辑功能分析 由图11-28（a）所示电路可以很容易地得到D输入端的表达式为： = =